常用EDA工具之Tanner

集成電路版圖編輯器L-Edit(Layout-Editor)在國內(nèi)已具有很高的知名度。 Tanner EDA Tools 也是在L-Edit的基礎(chǔ)上建立起來的。

整個設(shè)計(jì)工具總體上可以歸納為電路設(shè)計(jì)級和版圖設(shè)計(jì)級兩大部分。

即以S-Edit為核心的集成電路設(shè)計(jì)、模擬、驗(yàn)證模塊和以L-Edit為核心的集成電路版圖編輯與自動布圖布線模塊。

電路設(shè)計(jì)級包括電路圖編輯器S-Edit、電路模擬器T-Spice和高級模型軟件、波形編輯器W-Edit、NetTran網(wǎng)表轉(zhuǎn)換器、門電路模擬器GateSim,以及工藝映射庫、符合庫SchemLib、Spice元件庫等軟件包，構(gòu)成一個完整的集成電路設(shè)計(jì)、模擬、驗(yàn)證體系，每個模塊互相關(guān)聯(lián)又相對獨(dú)立，其中S-Edit可以把設(shè)計(jì)的電路圖轉(zhuǎn)換成SPICE,VHDL，EDIF和TPR等網(wǎng)表文件輸出，提供模擬或自動布圖布線。

版圖設(shè)計(jì)級包括集成電路版圖編輯器L-Edit和用于版圖檢查的網(wǎng)表比較器LVS等模塊。

L-Edit本身又嵌入設(shè)計(jì)規(guī)則檢查DRC、提供用戶二次開發(fā)用的編輯界面UPI、標(biāo)準(zhǔn)版圖單元庫及自動布圖布線 SPR、器件剖面觀察器 Cross Section Viewer)版圖的SPICE網(wǎng)表和版圖參數(shù)提取器Extract(LPE)等。

網(wǎng)表比較器LVS則用于把由L-Edit生成的版圖反向提取的SPC網(wǎng)表和由S-Edit設(shè)計(jì)的邏輯電路圖輸出的SPC網(wǎng)表進(jìn)行比較實(shí)現(xiàn)版圖檢查、對照分析。

L-Edit除了擁有自已的中間圖形數(shù)據(jù)格式(TDB格式)外，還提供了兩種最常用的集成電路版圖數(shù)據(jù)傳遞格式(CIF格式和GDSII格式)的輸入、輸出功能，可以非常方便地在不同的集成電路設(shè)計(jì)軟件之間交換圖形數(shù)據(jù)文件或把圖形數(shù)據(jù)文件傳遞給光掩模制造系統(tǒng)。

Tanner集成電路設(shè)計(jì)中的各種CAD工具

Tanner Pro是一套集成電路設(shè)計(jì)軟件，包括S-Edit，T-Spice，W-Edit,L-Edit與LVS。缺少NetTran和GateSim。

首先用S-Edit編輯要設(shè)計(jì)電路的電路圖，再將該電路圖輸出成SPICE文件。接著利用T-Spice將電路圖模擬并輸出成SPICE文件，如果模擬結(jié)果有錯誤，再回S-Edit檢查電路圖，如果T-Spice模擬結(jié)果無誤，則以L-Edit進(jìn)行布局圖設(shè)計(jì)。用L-Edit進(jìn)行布局圖設(shè)計(jì)后要以DRC功能做設(shè)計(jì)規(guī)則檢查，若違反設(shè)計(jì)規(guī)則，再將布局圖進(jìn)行修改直到設(shè)計(jì)規(guī)則檢查無誤為止。將驗(yàn)證過的布局圖轉(zhuǎn)化成SPICE文件，再利用T-Spice模擬，若有錯誤，再回到L-Edit修改布局圖。最后利用LVS將電路圖輸出的SPICE文件與布局圖轉(zhuǎn)化的SPICE文件進(jìn)行對比，若對比結(jié)果不相等，則回去修正L-Edit或S-Edit的圖。直到驗(yàn)證無誤后，將L-Edit設(shè)計(jì)好的布局圖輸出成GDSII文件類型，再交由工廠去制作半導(dǎo)體過程中需要的的光罩。