基于SAR模數(shù)轉(zhuǎn)換器的前端器件設(shè)計(jì)探究

0 前言

SAR模數(shù)轉(zhuǎn)換器的前端器件包括兩個(gè)部分：驅(qū)動(dòng)放大器和RC濾波器。放大器調(diào)節(jié)輸入信號(hào)，同時(shí)充當(dāng)信號(hào)源與ADC輸入端之間的低阻抗緩沖器。RC濾波器限制到達(dá)ADC輸入端的帶外噪聲，幫助衰減ADC輸入端中開(kāi)關(guān)電容的反沖影響。

為SAR ADC選擇合適的放大器和RC濾波器可能很困難，特別是當(dāng)應(yīng)用不同于ADC數(shù)據(jù)手冊(cè)的常規(guī)用途時(shí)。根據(jù)各種影響放大器和RC選擇的應(yīng)用因素，我們提供了設(shè)計(jì)指南，可實(shí)現(xiàn)最佳解決方案。主要考慮因素包括：輸入頻率、吞吐速率和輸入復(fù)用。

1 選擇合適的RC濾波器

要選擇合適的RC濾波器，必須計(jì)算單通道或多路復(fù)用應(yīng)用的RC帶寬，然后選擇R和C的值。

圖1顯示了一個(gè)典型的放大器、單極點(diǎn)RC濾波器和ADC.ADC輸入構(gòu)成驅(qū)動(dòng)電路的開(kāi)關(guān)電容負(fù)載。其10 MHz輸入帶寬意味著需要在寬帶寬內(nèi)保證低噪聲以獲得良好的信噪比(SNR)。RC網(wǎng)絡(luò)限制輸入信號(hào)的帶寬，并降低放大器和上游電路饋入ADC的噪聲量。不過(guò)，帶寬限制過(guò)多會(huì)延長(zhǎng)建立時(shí)間并使輸入信號(hào)失真。

圖1. 典型放大器、RC濾波器和ADC

在建立ADC輸入和通過(guò)優(yōu)化帶寬限制噪聲時(shí)所需的最小RC值，可以由假設(shè)通過(guò)指數(shù)方式建立階躍輸入來(lái)計(jì)算。要計(jì)算階躍大小，需要知道輸入信號(hào)頻率、幅度和ADC轉(zhuǎn)換時(shí)間。轉(zhuǎn)換時(shí)間tCONV(圖2)是指容性DAC從輸入端斷開(kāi)并執(zhí)行位判斷以產(chǎn)生數(shù)字代碼所需的時(shí)間。轉(zhuǎn)換時(shí)間結(jié)束時(shí)，保存前一樣本電荷的容性DAC切換回輸入端。此階躍變化代表輸入信號(hào)在這段時(shí)間的變化量。此階躍建立所需的時(shí)間稱(chēng)為“反向建立時(shí)間”.

圖2. N位ADC的典型時(shí)序圖

在給定輸入頻率下，一個(gè)正弦波信號(hào)的最大不失真變化率可通過(guò)下式計(jì)算：

如果ADC的轉(zhuǎn)換速率大大超出最大輸入頻率，則轉(zhuǎn)換期間輸入電壓的最大變化量為：

這是容性DAC切換回采集模式時(shí)出現(xiàn)的最大電壓階躍。然后，DAC電容與外部電容的并聯(lián)組合會(huì)衰減此階躍。因此，外部電容必須相對(duì)較大，達(dá)到幾nF.此分析假設(shè)輸入開(kāi)關(guān)導(dǎo)通電阻的影響可忽略不計(jì)?，F(xiàn)在需要建立的階躍大小為：

接下來(lái)計(jì)算在ADC采集階段，ADC輸入建立至½LSB的時(shí)間常數(shù)。假設(shè)階躍輸入以指數(shù)方式建立，則所需RC時(shí)間常數(shù)τ為：

其中， tACQ 為采集時(shí)間， NTC 為建立所需的時(shí)間常數(shù)數(shù)目。所需的時(shí)間常數(shù)數(shù)目可以通過(guò)計(jì)算階躍大小 VSTEP, 與建立誤差(本例為½LSB)之比的自然對(duì)數(shù)來(lái)獲得：

因此，

將上式代入前面的公式可得：

等效RC帶寬 =

示例： 借助RC帶寬計(jì)算公式，選擇16位ADC AD7980 (如圖3所示)，其轉(zhuǎn)換時(shí)間為710 ns,吞吐速率為1 MSPS,采用5 V基準(zhǔn)電壓。最大目標(biāo)輸入頻率為100 kHz.計(jì)算此頻率時(shí)的最大階躍：

然后，外部電容的電荷會(huì)衰減此階躍。使用27 pF的DAC電容并假設(shè)外部電容為2.7 nF,則衰減系數(shù)約為101.將這些值代入 VSTEP 計(jì)算公式：

接下來(lái)計(jì)算建立至½LSB(16位、5 V基準(zhǔn)電壓)的時(shí)間常數(shù)數(shù)目：

采集時(shí)間為：

計(jì)算τ：

因此，帶寬為3.11 MHz, REXT 為 18.9 .

圖3. 采用16位1 MSPS ADC AD7980的RC濾波器

最小帶寬、吞吐速率和輸入頻率之間的這種關(guān)系說(shuō)明：輸入頻率越高，則要求RC帶寬越高。同樣，吞吐速率越高，則采集時(shí)間越短，從而提高RC帶寬。采集時(shí)間對(duì)所需帶寬的影響最大;如果采集時(shí)間加倍(降低吞吐速率)，所需帶寬將減半。此簡(jiǎn)化分析未包括二階電荷反沖效應(yīng)，它在低頻時(shí)變成主要影響因素。輸入頻率非常低時(shí)(10 kHz,包括DC)，容性DAC上建立的始終是大約100 mV的電壓階躍。此數(shù)值應(yīng)作為上述分析的最小電壓階躍。

多路復(fù)用 輸入信號(hào)很少是連續(xù)的，通常由不同通道切換產(chǎn)生的大階躍組成。最差情況下，一個(gè)通道處于負(fù)滿(mǎn)量程，而下一個(gè)通道則處于正滿(mǎn)量程(見(jiàn)圖4)。這種情況下，當(dāng)多路復(fù)用器切換通道時(shí)，階躍大小將是ADC的滿(mǎn)量程，對(duì)于上例而言是5 V.

圖4. 多路復(fù)用設(shè)置

在上例中使用多路復(fù)用輸入時(shí)，線性響應(yīng)所需的濾波器帶寬將提高到3.93 MHz(此時(shí)階躍大小為5 V,而非單通道時(shí)的1.115 V)。假設(shè)條件如下：多路復(fù)用器在轉(zhuǎn)換開(kāi)始后不久即切換(圖5)，放大器和RC正向建立時(shí)間足以使輸入電容在采集開(kāi)始前穩(wěn)定下來(lái)。

圖5. 多路復(fù)用時(shí)序

對(duì)于計(jì)算得到的RC帶寬，可以利用表1進(jìn)行檢查。從表中可知，要使?jié)M量程階躍建立至16位，需要11個(gè)時(shí)間常數(shù)(如表1)。對(duì)于計(jì)算的RC,濾波器的正向建立時(shí)間為11 × 40.49 ns = 445 ns,遠(yuǎn)少于轉(zhuǎn)換時(shí)間710 ns.正向建立不需要全部發(fā)生在轉(zhuǎn)換期間(容性DAC切換到輸入端之前)，但正向和反向建立時(shí)間之和不應(yīng)超過(guò)所需的吞吐速率。對(duì)于低頻輸入，信號(hào)的變化率低得多，因此正向建立并不十分重要。