眾廠商談邊緣AI的技術(shù)與產(chǎn)品策略

作者 / 王瑩 毛爍 《電子產(chǎn)品世界》記者

摘要：人工智能和物聯(lián)網(wǎng)兩股浪潮同時(shí)涌現(xiàn)，兩者相互融合，相輔相成，不僅推動著技術(shù)的發(fā)展，也推動著時(shí)代的進(jìn)步。各大元器件廠商對于這兩股時(shí)代浪潮也各有高見。

實(shí)時(shí)低功耗AI處理解決方案

　　瑞薩電子致力于為實(shí)現(xiàn)環(huán)保，智能型社會而貢獻(xiàn)力量，而僅通過使用云的大數(shù)據(jù)處理是無法實(shí)現(xiàn)更安全和健康的生活的。

　　憑借靈活且可擴(kuò)展的嵌入式人工智能(e-AI)概念，瑞薩電子提供了面向未來的實(shí)時(shí)低功耗AI處理解決方案，該解決方案在業(yè)界是獨(dú)特的，它可在嵌入式端點(diǎn)設(shè)備中實(shí)現(xiàn)人工智能的特定需求。瑞薩正在為其智能工廠、智能家居，智能基礎(chǔ)設(shè)施和新業(yè)務(wù)部門方向努力，例如服務(wù)機(jī)器人等重點(diǎn)領(lǐng)域的客戶探索新的嵌入式人工智能解決方案。 瑞薩電子將繼續(xù)與客戶和合作伙伴展開合作。

　　通過使用由UC Berkeley開發(fā)的Caffe或Google開發(fā)的TensorFlow，任何人都可以相對輕松地使用AI(人工智能)。DNN(深度神經(jīng)網(wǎng)絡(luò))是在各種AI專業(yè)領(lǐng)域中最常用的算法之一。DNN由兩個(gè)主要部分組成: 學(xué)習(xí)和推理。

　　DNN在學(xué)習(xí)和推理執(zhí)行所需的計(jì)算量方面存在很大差異，它的一個(gè)主要特征是它在推理階段可以以較低的計(jì)算能力執(zhí)行。

　　瑞薩電子的e-AI解決方案提議是在Cloud方面繼續(xù)學(xué)習(xí)執(zhí)行，但推理執(zhí)行轉(zhuǎn)移到MCU / MPU(如圖1)。 優(yōu)點(diǎn)是它可以支持更安全，可靠，快速的AI系統(tǒng)。

　　為了在嵌入點(diǎn)中執(zhí)行推理階段，嵌入式AI 方案有兩個(gè)主要挑戰(zhàn)：

　　1.嵌入式系統(tǒng)實(shí)現(xiàn)AI的難點(diǎn)在于，AI系統(tǒng)和MCU / MPU的語言不同。 將AI模型轉(zhuǎn)換到MCU / MPU并不容易。 我們需要有一個(gè)有效的工具來轉(zhuǎn)換模型，然后妥善適合MCU / MPU存儲區(qū)。

　　(備注：Python是在許多AI模型中比較通用的語言，而MCU的控制程序通常用C / C ++。)

　　2.AI推理將遷移到邊緣和端點(diǎn)系統(tǒng)，作為新的硬件架構(gòu)解決方案, 它必須真正平衡行業(yè)領(lǐng)域的要求，包括解決功率效率、市場靈活性、功能安全要求和實(shí)時(shí)響應(yīng)。瑞薩電子有相關(guān)的技術(shù)和開發(fā)環(huán)境來解決這兩個(gè)問題。

　　支持e-AI開發(fā)環(huán)境

　　瑞薩電子e-AI人工智能開發(fā)環(huán)境可以把學(xué)習(xí)后的AI模型輸入到e-AI翻譯器，并將其轉(zhuǎn)換為e2Studio C / C ++項(xiàng)目的可用形式。它是一種方便易用的工具，把AI功能簡單地實(shí)現(xiàn)到MCU / MPU上(如圖2)。

　　DRP技術(shù)實(shí)現(xiàn)低功耗AI處理

　　動態(tài)可重配置處理器(DRP)是一種可編程架構(gòu)，可動態(tài)切換數(shù)據(jù)路徑，使高度復(fù)雜的加速器能夠在不增加功率要求的情況下運(yùn)行并行指令。FPGA和DRP在邏輯中使用類似的布線結(jié)構(gòu)和并行技術(shù)，但DRP由大型子組件組成，而不是像FPGA那樣的細(xì)粒度配置。這意味著DRP重新配置所需的時(shí)間比包括FPGA在內(nèi)的其他架構(gòu)要少。

　　DRP的可配置性允許架構(gòu)繼續(xù)適應(yīng)和支持深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)的變化。DRP技術(shù)具有高速處理能力和消耗更少功率的特點(diǎn)在嵌入式AI系統(tǒng)擁有明顯優(yōu)勢。

面向輕型機(jī)器學(xué)習(xí)，恩智浦出臺eIQ開發(fā)環(huán)境及芯片

　　機(jī)器學(xué)習(xí)將驅(qū)動下一波MCU增長

　　IoT推動了這幾年MCU的更新?lián)Q代，而下一波MCU的助推器是終端的機(jī)器學(xué)習(xí)，包括家庭環(huán)境、聲音處理、手勢控制、智能感測、智能控制、多攝像頭觀察、個(gè)人資產(chǎn)、主動目標(biāo)識別、AR(增強(qiáng)現(xiàn)實(shí))等。

　　典型的案例之一是目前發(fā)展火熱的人機(jī)界面的聲音處理，會推動下一波白電等家電應(yīng)用的需求。例如在2018年10月的Arm TechCon2018(Arm技術(shù)大會)上，恩智浦展示了聲控洗衣機(jī)，可以與洗衣機(jī)對話，例如：“打開洗衣機(jī)”。洗衣機(jī)會問：“你要怎樣洗?”可以回答：“我要標(biāo)準(zhǔn)洗”或“強(qiáng)力洗”。也可以告訴洗衣機(jī)洗什么樣的衣物，例如洗被子，或用什么方式洗，例如熱水洗、冷水洗等，洗衣機(jī)就自動設(shè)置好。

　　再例如圖形的識別，恩智浦在美國的一個(gè)DEMO(演示)是交通指示標(biāo)識識別，機(jī)器能夠識別紅綠燈、是路還是人，假設(shè)指示標(biāo)識斜著、模糊一點(diǎn)，機(jī)器都可以辨認(rèn)出來。

　　邊緣AI的芯片布局

　　恩智浦有全套的MCU、MPU產(chǎn)品線，從低端MCU一直到高端的四核、八核高端處理器，所有這些芯片都可以用在機(jī)器學(xué)習(xí)、邊緣計(jì)算上。客戶不僅可以在云端進(jìn)行訓(xùn)練，還可以通過軟件的推理，在終端的處理器上進(jìn)行應(yīng)用。

　　恩智浦的AI開發(fā)環(huán)境是eIQ，也是機(jī)器學(xué)習(xí)(ML)的開發(fā)環(huán)境。底端的硬件平臺有傳統(tǒng)的MCU和MPU，諸如Kinetis、LPC等Cortex-M核的MCU產(chǎn)品，還有新的i.MX RT系列跨界處理器，高端的i.MX6、7、8等處理器，以及Layerscape處理器。

　　硬件平臺里，運(yùn)算的部分是核和硬件加速器，有Cortex-R、M和A核，GPU、DSP中放的是DSP核，未來一兩年內(nèi)，恩智浦還將開發(fā)ML(機(jī)器學(xué)習(xí))的加速硬件，這不同于大型的云端硬件加速，而是可以跨平臺、跨處理器和微控制器的用于終端計(jì)算的ML加速器。

　　在芯片之上是硬件抽象層，諸如OpenCL，OpenVX，Arm的計(jì)算庫/ CMSIS-NN，還有恩智浦的API等。再往上是推理機(jī)(Inference Engine)，有很多種，主推的有Google的TensorFlow、TF Lite等。實(shí)際上，恩智浦支持所有開發(fā)環(huán)境?，F(xiàn)在還有新的NN Compiler(編譯器)，例如Facebook的GLOW等。

　　在基于所有的機(jī)器學(xué)習(xí)軟件硬件結(jié)合之后，恩智浦推出了全套的解決方案，包括音視頻及機(jī)械傳感器的解決方案(例如壓力、加速度傳感器的解決方案)。同時(shí)針對各種應(yīng)用，推出了應(yīng)用上的解決方案，例如ISP(圖像信號處理)、圖像加速、傳感器融合、全景環(huán)視(注：過去通常是車上用，現(xiàn)在家居方面也有很多應(yīng)用)，還有前端的聲音的控制，諸如多揚(yáng)聲器。

　　在揚(yáng)聲器方面，如果是兩個(gè)揚(yáng)聲器，用比較簡單便宜的MCU就足夠了，例如LPC和Kinetis系列;如果更多揚(yáng)聲器，由于數(shù)據(jù)處理量很大，適合用i.MX RT跨界處理器平臺，或i.MX 7、8、8M等高端處理器。

　　可見根據(jù)不同的應(yīng)用，恩智浦有不同的處理器配合，這是eIQ的概念。恩智浦的目標(biāo)是讓外界主流的推理機(jī)都能運(yùn)行在恩智浦的硬件上。

　　恩智浦也有全套的芯片，覆蓋高端到低端。其中高端的i.MX用的是GPU、DSP，未來一兩年內(nèi)，恩智浦還會推出ML加速硬件，是真正的專用加速器。

賽普拉斯：物聯(lián)網(wǎng)產(chǎn)品的高性能軟硬件解決方案

　　隨著越來越多的物聯(lián)網(wǎng)設(shè)備接入和應(yīng)用的復(fù)雜多樣化，邊緣計(jì)算和安全越來越多地被市場討論且成為關(guān)注焦點(diǎn)。這些新的技術(shù)和趨勢對嵌入式芯片是機(jī)遇也是挑戰(zhàn)。

　　物聯(lián)網(wǎng)的部署是為了更智能、更便捷和更有效率，因此人工智能的應(yīng)用是一種必然的趨勢：通過真實(shí)世界量化后的大數(shù)據(jù)分析，由計(jì)算結(jié)果代替或者輔助執(zhí)行使得結(jié)果更優(yōu)化。這些分析和計(jì)算通常在云端進(jìn)行，然后隨著對實(shí)時(shí)性的要求提升以及應(yīng)用場景的復(fù)雜程度，越來越多的應(yīng)用開始考慮把計(jì)算放在物聯(lián)網(wǎng)終端或者節(jié)點(diǎn)端，比如智能語音識別的本地化，比如3D人臉識別的圖像預(yù)處理本地化等。這樣的應(yīng)用要求處理器具有高性能的處理能力，同時(shí)滿足低功耗、低成本的物聯(lián)網(wǎng)設(shè)備的普遍需求，整體上提升了嵌入式芯片的處理能力和性能功耗比的門檻。

　　與此同時(shí)，物聯(lián)網(wǎng)安全也開始從可選項(xiàng)變?yōu)楸剡x項(xiàng)，隨著愈加成熟和詳細(xì)的行業(yè)規(guī)范的推出，比如智能門鎖，物聯(lián)網(wǎng)設(shè)備對安全的需求從簡單的數(shù)據(jù)通信加密、安全啟動防篡改，發(fā)展到需要有效和安全的硬件隔離來實(shí)現(xiàn)可信執(zhí)行環(huán)境，從而確保物聯(lián)網(wǎng)的安全服務(wù)，不受其它應(yīng)用服務(wù)的更新的影響或者非安全訪問的威脅。這對嵌入式芯片的安全架構(gòu)提出了更嚴(yán)格的要求。

　　賽普拉斯半導(dǎo)體的PSoC 6微控制器結(jié)合了以上提到的高性能、超低功耗和高安全性特點(diǎn)，從系統(tǒng)架構(gòu)和工藝上一開始就考慮了邊緣計(jì)算和高安全的物聯(lián)網(wǎng)需求，是為下一代物聯(lián)網(wǎng)量身定制的處理器。同時(shí)結(jié)合賽普拉斯領(lǐng)先的Wi-Fi和藍(lán)牙無線連接技術(shù)，以及結(jié)合了PSoC Creator和WICED無線應(yīng)用SDK(軟件開發(fā)包)的Modus Toolbox開發(fā)工具，為物聯(lián)網(wǎng)產(chǎn)品開發(fā)者提供了完整的高性能軟硬件解決方案。該開發(fā)套件不僅集成了本地語音處理和身份驗(yàn)證等計(jì)算功能，還在PSoC 6雙核架構(gòu)基礎(chǔ)上實(shí)現(xiàn)了靈活、安全的可信執(zhí)行環(huán)境，并提供亞馬遜和阿里巴巴的安全云服務(wù)連接開發(fā)套件。賽普拉斯公司新成立的物聯(lián)網(wǎng)計(jì)算和無線部門在未來五年將繼續(xù)大力開發(fā)物聯(lián)網(wǎng)芯片、軟件和解決方案，為市場提供好的產(chǎn)品和服務(wù)。

面向AI等應(yīng)用推出自適應(yīng)加速平臺及加速卡

　　對于幾何級變化的數(shù)據(jù)計(jì)算時(shí)代，芯片的開發(fā)速度已經(jīng)遠(yuǎn)遠(yuǎn)跟不上創(chuàng)新的速度。為此，Xilinx于2018年10月推出了自適應(yīng)加速平臺——ACAP，是軟硬件可編程平臺，首款產(chǎn)品名為Versal，制程7 nm，包含F(xiàn)PGA和異構(gòu)加速等復(fù)雜結(jié)構(gòu)。為了滿足數(shù)據(jù)中心加速需要，Xilinx還推出了Alveo加速器卡，用于數(shù)據(jù)中心和AI，芯片制程16 nm。其中，Alveo U200 和 Alveo U250 由 Xilinx UltraScale+ FPGA提供動力。

　　靈活芯片與專用芯片的應(yīng)用比拼

　　那么，既然現(xiàn)有芯片已經(jīng)很難跟上數(shù)據(jù)和計(jì)算的幾何級發(fā)展，固定功能的AI芯片發(fā)展前景如何?實(shí)際上，ACAP或者Alveo產(chǎn)品不會取代所有GPU，但是人們肯定會越來越多采用靈活應(yīng)變的平臺。

　　相比GPU、CPU，ACAP的引爆點(diǎn)在哪里?GPU現(xiàn)在在深度學(xué)習(xí)訓(xùn)練這一塊應(yīng)用非常多，但是它的功耗很高。但是Xilinx并不是特別關(guān)注訓(xùn)練這個(gè)市場，而是更多關(guān)注后面的推斷這部分的市場，包括在數(shù)據(jù)中心和邊緣計(jì)算，GPU用得并不多，CPU有一定的應(yīng)用，但是性能和時(shí)延不太理想。這也是為什么Xilinx在推斷這個(gè)領(lǐng)域，包括在智慧城市、自動駕駛汽車上已經(jīng)有了很多的訂單，相比GPU、CPU更有競爭力。

　　反過來再看訓(xùn)練市場，現(xiàn)在GPU占據(jù)的市場份額比較多，但是這個(gè)市場基本處于飽和的狀態(tài)。而推斷這個(gè)市場仍然處于初期、快速上升期，現(xiàn)在正處于從CPU向加速卡轉(zhuǎn)換的階段，很多分析師預(yù)測未來的推斷市場比訓(xùn)練市場規(guī)模大很多，因?yàn)橛?xùn)練只需要一次，但是最終推斷可能是成百上千倍的應(yīng)用規(guī)模。

　　如何看待很多初創(chuàng)公司在做AI芯片?

　　現(xiàn)在無論是AI還是別的類型芯片，任何的先進(jìn)技術(shù)要發(fā)展，如果是用16 nm、7 nm的技術(shù)，所需要的投資都是巨大的，很多小企業(yè)可能沒有足夠的資金，無論是在芯片的開發(fā)還是在量產(chǎn)方面，尤其實(shí)現(xiàn)量產(chǎn)需要非常大的投資，這對于所有做AI和其他應(yīng)用的企業(yè)來說都是一大挑戰(zhàn)。

　　既然如此，AI初創(chuàng)公司應(yīng)該如何去創(chuàng)新?被大公司收購是出路之一，例如2018年7月，北京的深鑒科技公司被Xilinx收購。因?yàn)榇蠊灸軌虺浞掷脛?chuàng)新的技能和知識來擴(kuò)大客戶群，幫助小公司更快地影響業(yè)界，而無需初創(chuàng)公司自己去融資，還要來重復(fù)執(zhí)行大公司很多優(yōu)勢領(lǐng)域的方案。所以初創(chuàng)企業(yè)應(yīng)該關(guān)注自己的創(chuàng)新，而大公司擅長的部分可以由大公司來做，而不是由初創(chuàng)企業(yè)投資幾億元去做芯片。

　　深鑒的技術(shù)特色

　　Xilinx過去幾年在AI邊緣計(jì)算上投入了很多資源，例如2018年7月，Xilinx收購了深鑒科技。深鑒科技也是用賽靈思的 Zynq SoC技術(shù)，面部識別就是深鑒非常重要的一個(gè)技術(shù)應(yīng)用領(lǐng)域。深鑒科技有一個(gè)剪枝技術(shù)，是基于神經(jīng)網(wǎng)絡(luò)來進(jìn)行優(yōu)化的技術(shù)，也就是將神經(jīng)元需要計(jì)算的數(shù)量來進(jìn)行裁減，使得真正計(jì)算的神經(jīng)元少一些，即使一些小的FPGA也可以進(jìn)行計(jì)算。

　　類比一下，就像一個(gè)小孩小的時(shí)候腦神經(jīng)元比較多，長大的時(shí)候使用的神經(jīng)元數(shù)量反而少了，但是這些神經(jīng)元的可用效率和效果是非常好的，隨著人逐漸長大，對神經(jīng)元的訓(xùn)練使得少部分的神經(jīng)元更加強(qiáng)大了。還有模塊上的系統(tǒng)FPGA可以嵌在IP攝像頭和PCI-e卡里，這都是在邊緣計(jì)算里的。

高精度的FPGA架構(gòu)

　　無論是作為協(xié)處理器、獨(dú)立的處理單元亦或是簡單的橋接，只要客戶尋求的價(jià)值定位是創(chuàng)新、快速上市、低延遲、靈活的IO以及可編程性，F(xiàn)PGA就有其獨(dú)特的優(yōu)勢。靈活I(lǐng)O可以在不同的應(yīng)用場景支持不同類別的傳感器，甚至處理多個(gè)傳感器交互和融合。AI目前還在初步階段，萊迪思預(yù)計(jì)神經(jīng)網(wǎng)絡(luò)引擎需要可編程性持續(xù)演進(jìn)和優(yōu)化。通用的MCU功耗和延遲一般會較高，加入固化的加速器雖然可以改善當(dāng)下的性能，在未來幾年內(nèi)不能持續(xù)優(yōu)化的缺陷會是個(gè)很大的限制。在新一版的CNN加速器IP，萊迪思針對了神經(jīng)網(wǎng)絡(luò)的需求來優(yōu)化了DRAM存儲器帶寬，使得ECP5的推理性能最多提升至2倍。

　　隨著AI不斷火熱，IoT和智能傳感器市場將持續(xù)增長。物聯(lián)網(wǎng)世界的多樣性也將是FPGA靈活架構(gòu)大放異彩的機(jī)會。因此在超低功耗、低成本、小尺寸的iCE40 UltraPlus上，萊迪思也推出了輕量化CNN來滿足更靈活的性能、精度、功耗的平衡與取舍。盡管輕量化CNN比之前推出的二值神經(jīng)網(wǎng)絡(luò)(BNN)功耗稍高，但是其精度和性能也更優(yōu)秀，CNN在業(yè)界的接受度也比BNN更為廣泛。

更高性能的邊緣應(yīng)用

　　Achronix的FPGA產(chǎn)品和技術(shù)專注于邊緣應(yīng)用上的多種人工智能(AI)需求，例如汽車傳感器融合、目標(biāo)檢測和識別、AI和機(jī)器學(xué)習(xí)，以及360度環(huán)繞視圖系統(tǒng)等需要在邊緣上本地處理數(shù)據(jù)的應(yīng)用。

　　可編程邏輯提供了使計(jì)算更加以數(shù)據(jù)為中心的能力。雖然傳統(tǒng)的處理器都要求數(shù)據(jù)通過復(fù)雜的高速緩存層級被送到其流水線中，而可編程邏輯則能夠構(gòu)建數(shù)據(jù)流水線。借助由定制邏輯電路和數(shù)字信號處理器(DSP)引擎組成的數(shù)據(jù)單元來在數(shù)據(jù)通過時(shí)操控它們，數(shù)據(jù)可以從一個(gè)節(jié)點(diǎn)到另一個(gè)節(jié)點(diǎn)無縫流動;每個(gè)單元都已準(zhǔn)備好把數(shù)據(jù)轉(zhuǎn)發(fā)到需要它們的下一個(gè)節(jié)點(diǎn)。隨著需求的變化，其中的邏輯陣列可以輕松地重新連線形成新的配置。與更適合處理控制密集型代碼的微處理器相比，這種邏輯陣列可以為以數(shù)據(jù)為中心的應(yīng)用提供更好的支持。然而，獨(dú)立FPGA芯片通常會產(chǎn)生更大的功耗，這是因?yàn)樾枰獙?shù)據(jù)頻繁地移入和移出更專用的ASIC芯片中。

　　嵌入式FPGA(eFPGA)技術(shù)提供了一種方法，可以在一個(gè)封裝芯片中滿足邊緣計(jì)算應(yīng)用的能效、性能、延遲和面積限制。結(jié)合eFPGA技術(shù)，可以把平時(shí)部署在獨(dú)立的ASIC芯片中的常用功能在定制硬件中實(shí)現(xiàn)集成，以帶來更高的性能和密度。對于機(jī)器學(xué)習(xí)應(yīng)用，這些功能可以是用于卷積內(nèi)核或最大池計(jì)算的專用處理器陣列。通過在同一芯片上集成可編程邏輯和定制邏輯，可以避免在芯片外傳輸數(shù)據(jù)，從而節(jié)省大量功耗。

　　有關(guān)開發(fā)環(huán)境和技術(shù)方面內(nèi)容如下：

　　Speedcore?嵌入式FPGA：它是經(jīng)流片驗(yàn)證的高密度、高性能eFPGA半導(dǎo)體知識產(chǎn)權(quán)(IP)產(chǎn)品。

　　Speedchip? FPGA合封芯片：FPGA合封芯片專為嵌入到先進(jìn)的系統(tǒng)級封裝(SiP)解決方案進(jìn)行了優(yōu)化，如通過硅介電層或有機(jī)基板實(shí)現(xiàn)了2.5D封裝。

　　Speedster?22i FPGA：這是一系列高性能和高密度FPGA芯片，帶有適用于通信應(yīng)用的嵌入式系統(tǒng)IP，包括10 G / 100 G以太網(wǎng)、100 G Interlaken、PCIe Gen3×8和DDR3等。

　　PCIe Accelerator-6D加速板：它們是具有業(yè)界最高存儲器帶寬的、基于FPGA的PCIe附加卡，適用于高速加速應(yīng)用。

　　Achronix?的自動化設(shè)計(jì)(CAD)環(huán)境被稱為ACE，它與行業(yè)標(biāo)準(zhǔn)的邏輯綜合工具配合使用，使FPGA設(shè)計(jì)人員能夠輕松地將其設(shè)計(jì)映射到Achronix FPGA芯片中。

支持生態(tài)系統(tǒng)與AI的開發(fā)和應(yīng)用

　　Imagination的業(yè)務(wù)是為半導(dǎo)體芯片提供必要的內(nèi)核構(gòu)建模塊。Imagination主要以自己的嵌入式圖形(GPU)技術(shù)和神經(jīng)網(wǎng)絡(luò)加速器(NNA)技術(shù)而聞名，并將這些技術(shù)授權(quán)給全球領(lǐng)先的芯片供應(yīng)商。他們的半導(dǎo)體芯片廣泛應(yīng)用于多種產(chǎn)品和服務(wù)，因此Imagination在市場中擁有非常獨(dú)特的地位，因?yàn)镮magination可以支持整個(gè)生態(tài)系統(tǒng)參與人工智能(AI)的開發(fā)和應(yīng)用。

　　GPU和NNA現(xiàn)在是邊緣AI的必要元素。隨著眾多企業(yè)開始認(rèn)識到在各種任務(wù)(從自然語言處理到圖像分類)中應(yīng)用神經(jīng)網(wǎng)絡(luò)的潛力，引入人工智能元素的產(chǎn)品數(shù)量也開始穩(wěn)步增加。同時(shí)，這些任務(wù)的處理正在從傳統(tǒng)的基于云架構(gòu)轉(zhuǎn)移向設(shè)備端本身，基于硬件的專用神經(jīng)網(wǎng)絡(luò)加速器現(xiàn)在可嵌入至半導(dǎo)體芯片中，以實(shí)現(xiàn)本地的AI處理。從可監(jiān)控前方道路的先進(jìn)駕駛輔助系統(tǒng)(ADAS)到虛擬助手等聲控的消費(fèi)性電子產(chǎn)品，關(guān)于集成的、基于神經(jīng)網(wǎng)絡(luò)AI的機(jī)會正在向多個(gè)細(xì)分市場延伸。

　　不可否認(rèn)，AI正在成為許多應(yīng)用的必要元素。但是，仍然有很多挑戰(zhàn)。其中之一就是在邊緣和云之間平衡處理負(fù)載，并找到放置AI本身的最佳位置。例如，邊緣AI可用于消費(fèi)性設(shè)備上的本地語音識別，比如識別“喚醒詞”或簡單指令，但是依然有必要在云端進(jìn)行大部分的語音AI處理，以便利用那些無法在設(shè)備端存儲的龐大知識庫?，F(xiàn)在許多設(shè)備都標(biāo)榜帶有AI，但實(shí)際上，除了依靠云端去給人智能的印象以外，就僅僅只是在本地做了簡單的模式匹配和識別而已。

　　半導(dǎo)體工藝不斷演進(jìn)，為在邊緣設(shè)備上進(jìn)行更多的AI處理創(chuàng)造了機(jī)會。例如，Imagination將看到能夠監(jiān)控特定事件的智能安全攝像頭。它們將使用邊緣AI處理來識別視頻流中的特征，例如道路上的車輛或鏡頭中的人臉，然后觸發(fā)特定事件，例如計(jì)算車輛的數(shù)量或允許授權(quán)人員訪問。他們甚至可以通過減少“誤報(bào)”的數(shù)量來節(jié)省成本，因?yàn)閿z像頭中的邊緣AI可以識別正常行為和可疑行為之間的差異。

　　另一個(gè)挑戰(zhàn)是，盡管AI應(yīng)用的數(shù)量在不斷增加，但這并不一定意味著集成了AI加速功能的SoC是所有應(yīng)用場景的前進(jìn)方向。的確，如果Imagination考慮AI去覆蓋大部分細(xì)分市場，那么由于使用該技術(shù)的各種產(chǎn)品具有截然不同的工藝要求，碎片化會自然而然地發(fā)生。碎片化的市場對于使用專用SoC提供服務(wù)具有挑戰(zhàn)性，所以“一應(yīng)俱全”的方法不會始終適用。雖然諸如手機(jī)或ADAS(高級駕駛員輔助系統(tǒng))等一些市場為SoC供應(yīng)商提供了大量機(jī)會，但許多以人工智能應(yīng)用為目標(biāo)的市場將自然呈現(xiàn)出低銷量前景。例如，一些產(chǎn)品可能需要AI進(jìn)行語音處理或圖像識別，但不是兩者都需要;同樣，智能家居供應(yīng)商不大可能只為將AI功能嵌入他們的控制面板而去使用原本為智能手機(jī)設(shè)計(jì)的SoC，因?yàn)檫@不符合成本效益。這個(gè)難題的解決方案就是打造專用的AI芯片，其可以作為輔助芯片與主應(yīng)用處理器一起使用，去卸載通常由主應(yīng)用處理器中的NNA內(nèi)核處理的AI推理任務(wù)。這樣做的優(yōu)勢是SoC供應(yīng)商可以提供一系列具有不同性能水平的邊緣AI芯片;同時(shí)，原始設(shè)備制造商(OEM)可以根據(jù)他們希望在自己的特定應(yīng)用中所處理的AI處理開銷來選擇適當(dāng)?shù)財(cái)U(kuò)展產(chǎn)品解決方案。

RISC-V適合AI、物聯(lián)網(wǎng)等創(chuàng)新

　　有人預(yù)言，RISC-V或?qū)⑹抢^Intel和Arm之后的第三大主流處理器體系。實(shí)際上，三年前RISC-V基金會剛剛成立，如今已有200余家會員，會員遍布27個(gè)國家，得到了來自中國、印度、俄羅斯等國政府、高校、企業(yè)界的支持。RISC-V為何在短時(shí)間內(nèi)受歡迎?

　　相比Intel和Arm，RISC-V有三大特點(diǎn)。

　　首先，從微處理器角度看，RISC-V的Core(核)設(shè)計(jì)得非常精巧、簡單、有效，允許運(yùn)行基本的操作系統(tǒng)。

　　其次，允許可擴(kuò)展，由非營利組織——RISC-V基金會運(yùn)營的，不像過去Intel和Arm等是由一家公司運(yùn)營的，RISC-V核是大家(Community)運(yùn)營的，只要加入基金會，成為基金會成員，就可以用。RISC-V的可擴(kuò)充性允許開發(fā)者加自己新的指令，而且允許開發(fā)者的設(shè)計(jì)是開源的，也可以不開源，也可以用來賺錢，也可以做研究……這種靈活的模式帶來了微處理器的革命。實(shí)際上，RISC-V是第一個(gè)硬件開源的，開源了ISA。ISA指令集是硬件與軟件的接口。

　　第三，帶來很多創(chuàng)新。在微處理器產(chǎn)品里，從IT和IC領(lǐng)域里，很長時(shí)間里被Intel壟斷的，之后有Arm。由于知識產(chǎn)權(quán)的限制，其他公司不能使用Intel或Arm的ISA指令來做自己事情，除非得到授權(quán)。因此，多年來，很少有開發(fā)者在架構(gòu)方面做創(chuàng)新。不過，RISC-V開了一扇門，允許公司、高校師生、研究機(jī)構(gòu)等做產(chǎn)品或進(jìn)行研究。有個(gè)形象的比喻，過去只有一種榔頭，做任何事都要用這個(gè)榔頭，現(xiàn)在允許大家開發(fā)各種各樣的榔頭。

　　值得指出的是，RISC-V并不是比Intel和Arm好。因?yàn)镮ntel和Arm也是非常優(yōu)秀的公司，投入了大量資金和努力，開發(fā)了很好的產(chǎn)品。區(qū)別在于那兩種芯片/架構(gòu)是私人所有的，不是開放、免費(fèi)的，RISC-V是第一個(gè)在微處理器領(lǐng)域里把ISA指令架構(gòu)開放，這是一場革命，帶來了全新的商業(yè)形態(tài)和創(chuàng)新環(huán)境。

　　原來的商業(yè)模式，Intel和Arm把產(chǎn)品做好了，無法改變。但市場上應(yīng)用場景在變，目前已經(jīng)超越PC和手機(jī)時(shí)代了。在很多應(yīng)用場景，例如AI、物聯(lián)網(wǎng)和區(qū)塊鏈等有很多創(chuàng)新的應(yīng)用，對架構(gòu)有新的要求，老是用一套做是不行的，RISC-V允許核本身不動，基本ISA由community(社區(qū))統(tǒng)一管理，允許加不同的東西進(jìn)來，這樣可以把很多事情做好。

　　RISC-V的ISA是開放和免費(fèi)的。有三種模式：1.有可能開源社區(qū)獲得免費(fèi)的設(shè)計(jì)，像Linux;2.商業(yè)模式方面，有的是像致象爾、SiFive、晶心科技等公司，利用ISA設(shè)計(jì)芯片，銷售IP和設(shè)計(jì)，出售證書(licensing)或royality(版權(quán));3.賣芯片。由表1可見，Arm不做芯片，只做設(shè)計(jì)。Intel不賣設(shè)計(jì)，只出售芯片。RISC-V在這三個(gè)方面都可以。

　　參考文獻(xiàn)：

　　[1] 任澤坤.芯片廠商引領(lǐng)廣電的人工智能化[J],電子產(chǎn)品世界，2017(10);19~23

　　[2] 王瑩.人工智能的進(jìn)展及發(fā)展建議[J],電子產(chǎn)品世界，2017(2);19~23

　　[3] 有鵬，劉勇，楊林莉，等. 基于物聯(lián)網(wǎng)的圖像監(jiān)控系統(tǒng)[J],電子產(chǎn)品世界，2017(7);37~40

　　本文來源于《電子產(chǎn)品世界》2018年第12期第11頁，歡迎您寫論文時(shí)引用，并注明出處。