Arm、Cadence、Xilinx聯(lián)合推出基于TSMC 7納米工藝的首款A(yù)rm Neoverse系統(tǒng)開發(fā)平臺(tái)，面向下一代云到邊緣基礎(chǔ)設(shè)施

　　中國上海，2019年3月13日—Arm、Cadence Design Systems, Inc. (NASDAQ: CDNS) 和Xilinx, Inc. (NASDAQ: XLNX)今日宣布，聯(lián)合推出基于全新Armò Neoverse? N1的系統(tǒng)開發(fā)平臺(tái)，該平臺(tái)將面向下一代云到邊緣基礎(chǔ)設(shè)施，并已在TSMC(TWSE: 2330, NYSE: TSM) 7納米FinFET工藝上得到全面硅驗(yàn)證。Neoverse N1 系統(tǒng)開發(fā)平臺(tái)(SDP)同時(shí)也是業(yè)內(nèi)第一個(gè)7納米基礎(chǔ)設(shè)施開發(fā)平臺(tái)，可利用CCIX互聯(lián)架構(gòu)實(shí)現(xiàn)非對(duì)稱計(jì)算加速，可幫助硬件和軟件的開發(fā)者進(jìn)行硬件原型設(shè)計(jì)，軟件開發(fā)和系統(tǒng)校驗(yàn)，以及性能分析/調(diào)優(yōu)。

　　SDP平臺(tái)內(nèi)含基于Neoverse N1的SoC芯片，運(yùn)行頻率可達(dá)到3GHz，全尺寸緩存，最新優(yōu)化的系統(tǒng)IP可支持相當(dāng)程度的存儲(chǔ)器帶寬。強(qiáng)勁性能的SDP平臺(tái)非常適合面向機(jī)器學(xué)習(xí)(ML)、人工智能(AI)和數(shù)據(jù)分析等廣泛的新興領(lǐng)域的開發(fā)、調(diào)試、性能優(yōu)化和工作負(fù)荷分析。

　　Neoverse N1 SDP平臺(tái)由Arm、Cadence和Xilinx聯(lián)合開發(fā)，包括Cadence CCIX、PCI Express Gen 4和DDR4 IP 。SDP平臺(tái)基于TSMC 7納米 FinFET工藝，完全采用Cadence全套工具流程進(jìn)行實(shí)現(xiàn)和驗(yàn)證，是業(yè)內(nèi)第一個(gè)也是最領(lǐng)先的7納米工藝量產(chǎn)產(chǎn)品，并可以通過Xilinx Alveo U280 CCIX加速器卡和CCIX芯片間一致性協(xié)議，實(shí)現(xiàn)與Xilinx Virtex UltraScale+ FPGAs的互聯(lián)。針對(duì)計(jì)算工作量很大的客戶，CCIX大幅優(yōu)化了加速器可用性以及數(shù)據(jù)中心能效比，降低進(jìn)入現(xiàn)有服務(wù)器基礎(chǔ)結(jié)構(gòu)系統(tǒng)的門檻，并改善加速系統(tǒng)的總體固定成本(TCO)。

　　可用性

　　Neoverse N1 SDP將于2019年第二季度開始限量供應(yīng)，在第三季度開始將可廣泛供應(yīng)上市。開發(fā)者可以在Linaro 和GitHub開源存儲(chǔ)庫訪問軟件棧，享受開箱即用的Linux軟件體驗(yàn)。Xilinx Alveo U280加速器卡目前已經(jīng)可以通過Xilinx直接購買，該產(chǎn)品搭載高性能FPGA、集成HBM存儲(chǔ)器和CCIX接口。此外，完整的Cadence SoC設(shè)計(jì)實(shí)現(xiàn)和驗(yàn)證流程工具、CCIX、PCIe Gen 4 IP和DDR4 IP，以及Neoverse N1快速應(yīng)用安裝包(RAK)現(xiàn)已上市，客戶可以即刻開始在TSMC 7納米工藝節(jié)點(diǎn)上設(shè)計(jì)基于Neoverse N1的系統(tǒng)。

　　合作伙伴評(píng)價(jià)

　　“全新的Neoverse平臺(tái)可為具有萬億連接設(shè)備的世界，提供云端到邊緣基礎(chǔ)設(shè)施所需的性能和效率。我們與Cadence、TSMC和Xilinx的聯(lián)合SDP平臺(tái)，可真正為開發(fā)人員提供所需的系統(tǒng)開發(fā)工具，從而進(jìn)行創(chuàng)新和優(yōu)化的基于Neoverse的設(shè)計(jì)?！?/p>

　　-Drew Henry, Arm公司基礎(chǔ)設(shè)施業(yè)務(wù)高級(jí)副總裁兼總經(jīng)理

　　“通過與Arm、TSMC及Xilinx合作，我們共同致力于推進(jìn)下一代云到邊緣的基礎(chǔ)設(shè)施建設(shè)。為Neoverse N1 SDP貢獻(xiàn)我們的IP和EDA工具流，客戶可以使用完整的Cadence設(shè)計(jì)實(shí)現(xiàn)及驗(yàn)證流程、基礎(chǔ)設(shè)施IP，和快速采納工具包來開發(fā)自己的設(shè)備，把握機(jī)器學(xué)習(xí)、5G、分析以及其他新興應(yīng)用領(lǐng)域的發(fā)展機(jī)遇，在各自的細(xì)分市場脫穎而出?！?/p>

　　-Dr. Anirudh Devgan, Cadence公司總裁

　　“此次合作將Arm，Cadence和Xilinx的頂尖產(chǎn)品、IP和工具，與TSMC 7納米FinFET工藝技術(shù)和Foundry服務(wù)相結(jié)合，使我們的客戶能夠在機(jī)器學(xué)習(xí)/AI，5G和數(shù)據(jù)分析領(lǐng)域完成更快和更成功的應(yīng)用開發(fā)，這些應(yīng)用將可從根本上改變市場，從而創(chuàng)造更大的價(jià)值?！?/p>

　　-Dr. Cliff Hou, TSMC技術(shù)開發(fā)副總裁

　　“包含Alveo加速卡的ARM Neoverse N1 SDP平臺(tái)可支持CCIX，該高性能平臺(tái)旨在推進(jìn)下一代應(yīng)用開發(fā)。異構(gòu)設(shè)備之間的無縫數(shù)據(jù)共享，正是源于多個(gè)供應(yīng)商的CCIX IP的成功集成及CCIX技術(shù)的技術(shù)擴(kuò)展。“

　　-Gaurav Singh, Xilinx公司硅架構(gòu)與驗(yàn)證全球副總裁