一種基于電源管理芯片的新型欠壓保護電路

A novel under-voltage protection circuit based on power management chip

李宏杰，李立
（安陽工學(xué)院 電子信息與電氣工程學(xué)院，河南 安陽 455000）

        摘要：針對傳統(tǒng)電源管理芯片中的欠壓保護電路，提出了一種新型低溫漂、低功耗、高精度的欠壓保護電路。采用新型無電壓比較器的欠壓保護電路架構(gòu)，通過基準自偏置產(chǎn)生的無溫度系數(shù)電流與電源采樣電流進行比較，進而對芯片系統(tǒng)各模塊實現(xiàn)欠壓保護。基于UMC0.25 μm BCD工藝庫進行設(shè)計，采用HSPICE仿真軟件進行分析。仿真結(jié)果表明：在電源電壓上升沿過程中，當(dāng)電源電壓低于閾值電壓3.85 V時，欠壓保護電路輸出高電平，芯片系統(tǒng)被關(guān)斷；在電源電壓下降沿過程中，當(dāng)電源電壓低于閾值電壓3.63 V時，欠壓保護電路輸出高電平，芯片系統(tǒng)被關(guān)斷。上升沿和下降沿的回差電壓為0.22 V。滿足電源管理芯片低溫漂、高精度、低功耗的要
求。
       關(guān)鍵詞：欠壓保護；電流比較；閾值電壓；回差電壓
       *基金項目：河南省科技攻關(guān)項目（172102310671）；教育廳科學(xué)技術(shù)研究重點項目（15A510017）

　　0 引言

       欠壓保護（under-over lockout，UVLO）電路是電源管理芯片中一種重要的保護電路，能夠?qū)╇婋妷哼M行檢測，當(dāng)供電電壓低于系統(tǒng)預(yù)設(shè)臨界值時，芯片系統(tǒng)部分模塊會被關(guān)斷，防止芯片系統(tǒng)輸出邏輯錯誤和其他不良影響，因此欠壓保護電路被廣泛應(yīng)用在電源管理芯片中的誤差放大器、振蕩器、電流檢測等模塊中 ^[1] 。
　　傳統(tǒng)電壓保護電路通常采用電壓比較器架構(gòu)，通過對帶隙基準電壓與電源采樣電壓進行比較，當(dāng)電源采樣電壓低于基準電壓值時，欠壓保護電路輸出高電平，芯片系統(tǒng)部分模塊被關(guān)斷；當(dāng)電源采樣電壓高于基準電壓值時，欠壓保護電路輸出低電平，芯片系統(tǒng)重新正常工作 ^[2] 。欠壓保護電路的輸出級采用施密特觸發(fā)器和反饋控制回路產(chǎn)生遲滯電壓，防止芯片系統(tǒng)由于電源電壓波動被反復(fù)關(guān)斷^[3] 。雖然傳統(tǒng)欠壓保護電路原理簡單、架構(gòu)成熟，但是傳統(tǒng)欠壓保護電路需要帶隙基準模塊提供基準電壓，并且需要電壓比較器對帶隙基準電壓和電源電壓進行比較，電路的功耗較大 ^[4] 。

　　本文基于UMC0.25 μm BCD工藝庫設(shè)計了一種新型欠壓保護電路，采用無電壓比較器電路架構(gòu)，通過基準自偏置產(chǎn)生的電流與電源采樣電流進行比較，當(dāng)電源電壓低于系統(tǒng)預(yù)設(shè)值時，欠壓保護電路輸出高電平，芯片系統(tǒng)部分模塊被關(guān)斷；當(dāng)電源電壓重新高于預(yù)設(shè)值時，欠壓保護電路輸出低電平，芯片系統(tǒng)正常工作。輸出級電路采用反饋控制電路產(chǎn)生遲滯電壓，可以避免芯片由于電源波動反復(fù)關(guān)斷。
　　1 傳統(tǒng)欠壓保護電路原理及架構(gòu)傳統(tǒng)欠壓保護電路如圖1所示。其中，R₀、R_1和R₂為采樣電阻。由電阻串聯(lián)分壓原理可知，電源采樣電壓V₀大小為：

　　電源采樣電壓V₀和帶隙基準電壓V_REF通過電壓比較器進行比較，當(dāng)電源采樣電壓V₀低于帶隙基準電壓V_REF時，欠壓保護輸出電壓UVLO_OUT輸出高電平，芯片系統(tǒng)部分模塊被關(guān)斷；當(dāng)電源采樣電壓V₀高于帶隙基準電壓V_REF時，欠壓保護輸出電壓UVLO_OUT輸出低電平，芯片系統(tǒng)重新正常工作。欠壓保護電路輸出級采用施密特觸發(fā)器和反饋控制電路產(chǎn)生遲滯電壓，可以避免芯片系統(tǒng)由于電源波動反復(fù)關(guān)斷。
　　雖然傳統(tǒng)欠壓保護電路架構(gòu)成熟、原理簡單，但是由于傳統(tǒng)欠壓保護電路額外需要帶隙基準模塊，電路功耗較大。同時需要電壓比較器對電源采集電壓和帶隙基準電壓比較，電路較為復(fù)雜^[5] 。

　　2 新型欠壓保護電路原理及架構(gòu)
　　本文所提的新型欠壓保護電路如圖2所示。電路共分為啟動與偏置電路、基準自偏置電路、欠壓保護核心電路和反饋控制電路四部分。各部分電路工作原理如下：
　　2.1 啟動與偏置電路
　　啟動電路由晶體管M1~M3和偏置電流I_bias組成。當(dāng)系統(tǒng)供電模塊提供偏置電流I_bias為2μA時，欠壓保護電路正常啟動。M1~M3管構(gòu)成的電流鏡結(jié)構(gòu)可以對偏置電流I_bias進行復(fù)制，通過調(diào)節(jié)各管子的寬長比可以調(diào)節(jié)電流的大小。啟動電路為欠壓保護電路，其他模塊提供合適的偏置電流。
　　2.2 基準自偏置電路
　　基準自偏置電路由Q1、Q2和R1組成。其中Q1和Q2是發(fā)射結(jié)面積之比為1:8的NPN晶體管。由半導(dǎo)體物理知識可得：

　　因此，流過電阻R1的電流I_R1大小為：

　　其中，ISS為晶體管發(fā)射結(jié)的飽和電流，其大小正比于發(fā)射結(jié)面積^[6] 。M4晶體管的漏極電壓為：

　　由 雙 極 型 晶 體 管 V_BE的 溫 度 特 性 可 知 ，

　　因此選擇合適的電阻R1，就可以使V₀點的電壓為無溫度系數(shù)。

　　2.3 欠壓保護核心電路

       欠壓保護電路由晶體管M4~M10、R2和R3組成。其中R2和R3構(gòu)成電源電壓采集電路。當(dāng)電源電壓VDD發(fā)生變化時，通過電源采樣電阻R2和R3采樣出與之成正比的電流I₀，其大小為：

       M7和M9構(gòu)成的電流鏡把I₀復(fù)制到UVLO_OUT端。I₀與無溫度系數(shù)的電流I_R1在UVLO_OUT端進行比較。當(dāng)I₀<I_R1時，欠壓保護輸出電壓UVLO_OUT為高電平；當(dāng)I₀>I_R1時，欠壓保護輸出電壓UVLO_OUT為低電平。

       2.4 反饋控制電路
       反饋控制電路由R2、R3和M8組成。當(dāng)欠壓保護電壓UVLO_OUT輸出高電平時，M8管柵極為高電平導(dǎo)通，R3被短路。此時的電源采樣電流I₀大小I₀=V_DD/R₂。為回差電流DI大小為：

       3 仿真結(jié)果及分析
       本文提出的基于電源管理芯片新型欠壓保護電路采用UMC0.25 μm BCD工藝庫設(shè)計，利用HSPICE仿真軟件進行仿真，仿真結(jié)果如下：
       圖3為本文提出的新型欠壓保護電路的瞬態(tài)特性仿真曲線。從圖中可以看出，當(dāng)電源電壓VDD由小變大或由大變小過程中，當(dāng)VDD小于上升沿和下降沿的門限電壓值時，UVLO_OUT輸出高電平，此時芯片系統(tǒng)部分模塊被關(guān)斷；當(dāng)VDD大于上升沿和下降沿的門限電壓值時，UVLO_OUT輸出低電平，此時芯片正常工作。并且上升沿和下降沿的門限電壓不一致，存在回差電壓。

      圖4為本文提出的新型欠壓保護電路的回差電壓仿真曲線。從圖中可以看出，電源電壓上升沿的跳變門限電壓為3.85 V，下降沿的跳變門限電壓為3.63 V，回差電壓△I為0.22 V。可以有效的避免芯片系統(tǒng)由于電源電壓波動而出現(xiàn)的反復(fù)關(guān)斷。

　　4 結(jié)論

       本文提出了一種基于電源管理芯片的新型欠壓保護電路。采用無電壓比較器電路架構(gòu)，通過基準自偏置電路產(chǎn)生的無溫度系數(shù)的電流與電源采樣電流進行比較。當(dāng)電源電壓在上升沿或下降沿低于系統(tǒng)預(yù)設(shè)值時，欠壓保護電路輸出高電平，芯片系統(tǒng)部分模塊被關(guān)斷；當(dāng)電源電壓高于系統(tǒng)預(yù)設(shè)值時，欠壓保護電路輸出低電平，芯片系統(tǒng)重新正常工作。同時上升沿和下降沿的跳變門限電壓之間設(shè)有回差電壓，防止芯片系統(tǒng)由于電源波動而反復(fù)關(guān)斷。本文設(shè)計的新型欠壓保護電路滿足電源管理芯片低溫漂、低功耗、高精度要求。

      參考文獻：
      [1] 李艷麗，馮全源. 一種低溫漂的欠壓保護電路設(shè)計[J]. 電子技術(shù)應(yīng)用，2014（6）：30-32.
      [2] 王慧麗，馮全源. 一種結(jié)構(gòu)簡單的新型CMOS欠壓保護電路[J]. 電子器件，2017,40(3):593-596.
      [3] 湛衍,姚遠，黃武康.一種電機驅(qū)動芯片的欠壓保護電路的設(shè)計[J].電子器件, 2013,36(5):709-711.
      [4] 王智鵬,楊虹一款無電壓比較器的欠壓保護電路[J].電子世界, 2012, 13:51-52.
      [5] 王銳,唐婷婷.一種BiCMOS欠壓保護電路的設(shè)計[J].電子科技, 2006, 10:76-78.
      [6] 唐宇,馮全源.一種低溫漂低功耗帶隙基準的設(shè)計[J].電子元件與材料,2014,33(2):30-33.
      作者簡介
      李宏杰（1989-），男，碩士，講師，主要研究方向：模擬集成電路設(shè)計。
      李 立（1984-），男，碩士，講師，主要研究方向：光電集成電路設(shè)計。

本文來源于科技期刊《電子產(chǎn)品世界》2019年第4期第46頁，歡迎您寫論文時引用，并注明出處