臺積電宣布5nm基本完工開始試產(chǎn)：面積縮小45%、性能提升15%

臺積電(TSMC)宣布，率先完成5nm的架構(gòu)設(shè)計，基于EUV極紫外微影(光刻)技術(shù)，且已經(jīng)進入試產(chǎn)階段。

根據(jù)官方數(shù)據(jù)，相較于7nm(第一代DUV)，基于Cortex A72核心的全新5nm芯片能夠提供1.8倍的邏輯密度、速度增快15%。同樣制程的SRAM也十分優(yōu)異且面積縮減。

臺積電同時宣布提供完整的5nm設(shè)計規(guī)則手冊、SPICE模型、制程設(shè)計套件以及通過硅晶圓驗證的基材，并且全面支持EDA(電子自動化設(shè)計工具)。

今年初,臺積電曾表示，5nm將于2020年底之前量產(chǎn)，考慮到還有1年半的時間，完全可以期待。

據(jù)悉,此次的第一代5nm是臺積電第二次引入EUV技術(shù)，多達14層;而第二代7nm(預(yù)計今年蘋果A13、麒麟985/990要用)的EUV，只有4層規(guī)模。

隨著格芯(GF)、聯(lián)電的退出，目前能夠做7nm以及更先進工藝晶圓的廠商就只剩下了三星、臺積電和Intel，但Intel實際上并不和臺積電直接競爭，因為其晶圓廠甚至連滿足自家需求都還捉急，只是保不齊對手AMD會重金下單。