新聞中心

EEPW首頁(yè) > 業(yè)界動(dòng)態(tài) > 臺(tái)積電:摩爾定律依然有效 晶體管將能做到0.1納米

臺(tái)積電:摩爾定律依然有效 晶體管將能做到0.1納米

作者: 時(shí)間:2019-08-28 來(lái)源:新浪科技 收藏

近日,據(jù)臺(tái)灣地區(qū)《經(jīng)濟(jì)日?qǐng)?bào)》報(bào)道,研發(fā)負(fù)責(zé)人、技術(shù)研究副總經(jīng)理黃漢森表示,毋庸置疑的,依然有效且狀況良好,它沒(méi)有死掉、沒(méi)有減緩、也沒(méi)有帶病,并透露晶體管將能做到。

本文引用地址:http://www.butianyuan.cn/article/201908/404186.htm

1965年提出的(Moores Law)引領(lǐng)半導(dǎo)體發(fā)展超過(guò)半世紀(jì),這個(gè)定律主要是指芯片上可容納的晶體管數(shù)目,約每隔18個(gè)月便會(huì)增加一倍,性能也將提升一倍。

有沒(méi)有走到極限?走到極限未來(lái)會(huì)是什么樣的發(fā)展?這是近幾年來(lái)全球科技界業(yè)討論相當(dāng)多的問(wèn)題。

近幾年,互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)先進(jìn)制程中,最新幾代納米節(jié)點(diǎn)的功耗改善程度,已出現(xiàn)明顯的放緩。科技界觀察到,從45納米到14納米的節(jié)能數(shù)據(jù)可以看出,雖然每一代制程,芯片的面積變得越來(lái)越小,但能夠達(dá)到的能耗縮減幅度卻越來(lái)越小,尤其在14納米初期最為明顯。近二、三年進(jìn)入更先進(jìn)的10納米制程,也有類似狀況。這不禁讓人憂心,摩爾定律是否即將走到盡頭?

對(duì)此,在本周開(kāi)幕的第31屆HotChips大會(huì)專題演講中,研發(fā)負(fù)責(zé)人、技術(shù)研究副總經(jīng)理黃漢森表示,摩爾定律依然有效且狀況良好。

對(duì)于未來(lái)的技術(shù)路線,黃漢森認(rèn)為像碳納米管(1.2nm尺度)、二維層狀材料等可以將晶體管變得更快、更迷你;同時(shí),相變存儲(chǔ)器(PRAM)、旋轉(zhuǎn)力矩轉(zhuǎn)移隨機(jī)存取存儲(chǔ)器(STT-RAM)等會(huì)直接和處理器封裝在一起,縮小體積,加快數(shù)據(jù)傳遞速度;此外還有3D堆疊封裝技術(shù)。

黃漢森強(qiáng)調(diào),社會(huì)對(duì)先進(jìn)技術(shù)的需求是無(wú)止境的,他還強(qiáng)調(diào),除了硬件,軟件算法也需要迎頭趕上。 



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉