集成式收發(fā)器支持實(shí)現(xiàn)小型相控陣?yán)走_(dá)平臺(tái)

摘要

相控陣雷達(dá)系統(tǒng)利用多個(gè)發(fā)射和接收通道來(lái)實(shí)現(xiàn)正常運(yùn)行。以前，這些平臺(tái)在構(gòu)造時(shí)都使用獨(dú)立的發(fā)射和接收集成電路(IC)。這些系統(tǒng)在發(fā)射(Tx)電路的數(shù)模轉(zhuǎn)換器(DAC)和接收(Rx)電路的模數(shù)轉(zhuǎn)換器(ADC)中分別使用單獨(dú)的芯片。這種區(qū)分使得許多系統(tǒng)尺寸龐大、成本高昂且功耗高，如此才能獲得所需的通道數(shù)量，進(jìn)而發(fā)揮所需的功能。由于制造和校準(zhǔn)過(guò)程復(fù)雜，這些系統(tǒng)通常也需要很長(zhǎng)時(shí)間才能上市。但是，最近出現(xiàn)一種利用集成收發(fā)器的方法，它將許多曾經(jīng)被認(rèn)為完全不同的功能融合到單個(gè)IC之中。這些IC助力實(shí)現(xiàn)了小尺寸、低功耗和低成本、具有高通道數(shù)量的相控陣雷達(dá)系統(tǒng)，且上市時(shí)間更短。

集成式收發(fā)器簡(jiǎn)介

集成式收發(fā)器（例如圖1所示的收發(fā)器）將多種功能集成到單個(gè)IC上。例如，新型收發(fā)器將DAC、ADC、本振(LO)頻率合成器、微處理器、混頻器，以及更多功能集成到12 mm × 12 mm單芯片產(chǎn)品中。此外，該產(chǎn)品還集成了兩個(gè)接收通道和兩個(gè)發(fā)射通道，以及多個(gè)數(shù)字信號(hào)處理(DSP)組件，以獲得系統(tǒng)所需的瞬時(shí)帶寬。還提供一個(gè)應(yīng)用程序接口(API)，用于操作客戶平臺(tái)上的收發(fā)器?？梢岳闷瑑?nèi)前端網(wǎng)絡(luò)實(shí)現(xiàn)增益和衰減控制。內(nèi)置的初始化和跟蹤校準(zhǔn)例程用于提供許多通信和軍事應(yīng)用所需的性能。

圖1.ADRV9009是將多種功能集成到單個(gè)IC中的集成式收發(fā)器示例。

這些集成式收發(fā)器能夠通過(guò)注入一個(gè)稱為 REF_CLK 的參考時(shí)鐘信號(hào)來(lái)創(chuàng)建發(fā)射器和接收器所需的所有時(shí)鐘信號(hào)。然后，由片內(nèi)鎖相環(huán)(PLL)合成 DAC/ADC 采樣、LO 生成和微處理器時(shí)鐘所需的所有時(shí)鐘。如果內(nèi)部LO相位噪聲不足以滿足客戶的應(yīng)用需求，用戶可以選擇注入自己的低相位噪聲外部 LO。

來(lái)自部件的數(shù)據(jù)經(jīng)由標(biāo)準(zhǔn)化的JESD204b多千兆串行數(shù)據(jù)接口進(jìn)行卸載。這個(gè)接口支持同時(shí)接收和傳輸大量數(shù)據(jù)。新集成式收發(fā)器解決方案可以幫助提供接口IP，幫助客戶加快上市時(shí)間。如果需要確定性延遲和數(shù)據(jù)同步，用戶可以利用內(nèi)置的多芯片同步(MCS)特性，并發(fā)出SYS_REF信號(hào)作為初始通道對(duì)齊序列(ILAS)的主時(shí)序基準(zhǔn)。¹

此外，可以利用內(nèi)置的RFPLL相位同步特性，將發(fā)射或接收通道的LO相位設(shè)置為相對(duì)于主參考相位具備確定性。通過(guò)利用MCS和RFPLL相位同步特性，可以在初始化部件、頻率調(diào)諧，或者開關(guān)軟件上的無(wú)線電時(shí)復(fù)制相位對(duì)齊。圖2顯示了一個(gè)新型集成式收發(fā)器示例，該收發(fā)器提供決定性相位，且支持所有這些特性。

圖2.內(nèi)置RFPLL相位同步特性讓系統(tǒng)與主參考源之間呈確定性相位關(guān)系。

圖3.可使用多個(gè)集成式收發(fā)器來(lái)增加系統(tǒng)的通道數(shù)量。

使用多個(gè)集成式收發(fā)器

如果系統(tǒng)需要兩個(gè)以上接收器和兩個(gè)發(fā)射器，用戶仍然能使用多個(gè)集成式收發(fā)器，從因?yàn)閱涡酒邮蘸桶l(fā)射通道實(shí)現(xiàn)的小尺寸中獲益。該技術(shù)的示例如圖3所示。可以通過(guò)使用并發(fā)型 SYS_REF 脈沖來(lái)同時(shí)觸發(fā)所有IC的內(nèi)部分壓器，從而同步多個(gè)集成式收發(fā)器。這些 SYS_REF 脈沖可由時(shí)鐘芯片或基帶處理器發(fā)出，附帶可編程延遲，該延遲是造成各IC之間的路徑長(zhǎng)度不匹配的原因?？缍鄠€(gè)芯片的數(shù)據(jù)路徑和多個(gè)LO都可以是確定性的。

集成式收發(fā)器是支撐相控陣雷達(dá)平臺(tái)的中堅(jiān)力量

通過(guò)使用同步集成式收發(fā)器來(lái)增加通道數(shù)量，讓這些器件成為支撐相控陣?yán)走_(dá)平臺(tái)的中堅(jiān)力量。結(jié)合相位和幅度對(duì)齊的發(fā)射和接收通道時(shí)，使用多個(gè)集成式收發(fā)器可以展示系統(tǒng)級(jí)的動(dòng)態(tài)范圍、雜散和相位噪聲改善。

片內(nèi)DSP特性，例如數(shù)控振蕩器(NCO)和數(shù)字上變頻器，或者數(shù)字下變頻器(DDC)，現(xiàn)在支持在單個(gè)IC內(nèi)采用系統(tǒng)級(jí)雜散去相關(guān)方法。²

通過(guò)使用多個(gè)集成式收發(fā)器來(lái)組合收發(fā)器通道，用于展示系統(tǒng)級(jí)噪聲譜密度(NSD)和雜散性能都得到改善。此舉通過(guò)降低系統(tǒng)的有效本底噪聲，同時(shí)維持通道的全部功能來(lái)改善相控陣?yán)走_(dá)系統(tǒng)的動(dòng)態(tài)范圍。圖4顯示了在集成多達(dá)8個(gè)集成式收發(fā)器接收通道，有效增加相控陣系統(tǒng)中的位數(shù)之后，得出的系統(tǒng)級(jí)測(cè)量結(jié)果。注意，從一個(gè)通道增加到八個(gè)通道時(shí)，NSD和計(jì)算得出的本底噪聲（在各圖中用紅線表示）將增加6 dB。這是因?yàn)?，雖然總共有8個(gè)通道，但是在用于創(chuàng)建這8個(gè)通道的4個(gè)集成式收發(fā)器中，只存在4個(gè)不同且不相關(guān)的LO（也就是說(shuō)，NLO = 4）。

因此實(shí)現(xiàn)了如下改善

得出的結(jié)果與集成式收發(fā)器提供的實(shí)驗(yàn)性結(jié)果相近。此外，多余的成像頻率以不相關(guān)的方式聚合匯總，實(shí)現(xiàn)系統(tǒng)級(jí)雜散性能改善。隨著通道數(shù)量增加，性能會(huì)實(shí)現(xiàn)進(jìn)一步改善，從而實(shí)現(xiàn)可擴(kuò)展的系統(tǒng)。

圖4.使用ADRV9009集成式收發(fā)器來(lái)集成接收通道可以降低噪聲譜密度，并改善動(dòng)態(tài)范圍。

此外，在對(duì)齊相位和集成多個(gè)集成式收發(fā)器通道之后，相控陣系統(tǒng)的相位噪聲可以得到改善。從圖5最上方的三條曲線顯示的測(cè)量結(jié)果可以看出，在利用4個(gè)集成式收發(fā)器IC的內(nèi)部LO組合8個(gè)通道之后，相位噪聲性能得到了改善。再重復(fù)一遍，存在4個(gè)不同且不相關(guān)的LO（也就是說(shuō)，NLO = 4）時(shí)，當(dāng)從1個(gè)發(fā)射通道增加為8個(gè)發(fā)射通道時(shí)，相位噪聲會(huì)增加6 dB。增加通道數(shù)量可以進(jìn)一步增加相控陣?yán)走_(dá)系統(tǒng)的相位噪聲?；蛘?，可以將外部LO注入到由NTRx集成式收發(fā)器構(gòu)成的每個(gè)子陣列中，并從子陣列層級(jí)改善初始相位噪聲（如圖5中的藍(lán)色曲線所示）。但是，如此一來(lái)，該子陣列中的各元件因?yàn)槎脊灿猛粋€(gè)LO源，就會(huì)互相關(guān)聯(lián)，所以無(wú)法自行在子陣列中提供通道聚合改善。對(duì)于圖5所示的外部LO相位噪聲數(shù)據(jù)，其中使用了一個(gè)Rohde & Schwarz SMA100B信號(hào)發(fā)生器作為外部LO源。

圖5.使用內(nèi)部LO時(shí)，集成多個(gè)ADRV9009的發(fā)射通道可以改善系統(tǒng)級(jí)相位噪聲性能。

注入外部LO會(huì)改善子陣列的初始相位噪聲。

圖6.DSP特性現(xiàn)在可以利用片內(nèi)NCO和DDC/DUC實(shí)現(xiàn)數(shù)字相移。

增加通道數(shù)量，優(yōu)化相移會(huì)使集成式收發(fā)器形成寬度變窄的波束。

集成的DSP特性（例如NCO、數(shù)字移相器和DUC/DDC）允許在數(shù)字域內(nèi)實(shí)施基帶相移和頻率位移，進(jìn)而允許在基于多通道、集成式收發(fā)器的相控陣?yán)走_(dá)系統(tǒng)中實(shí)施數(shù)字波束成型。將多個(gè)功能集成到單個(gè)IC上之后，系統(tǒng)現(xiàn)在能夠在許多相關(guān)的相控陣應(yīng)用中，利用集成式收發(fā)器實(shí)現(xiàn)天線點(diǎn)陣間隔。利用更多收發(fā)器來(lái)增加通道數(shù)量一般可以讓波束變窄，但會(huì)導(dǎo)致系統(tǒng)變大。但是，現(xiàn)在將多個(gè)功能集成到單個(gè)IC之后，系統(tǒng)變大的比例還是要小于過(guò)去。使用MATLAB?模擬輻射圖之后，圖6顯示通道數(shù)量從N = 23增加到N = 210時(shí)，波束如何變窄，理論波瓣幅度如何變深。實(shí)際的功率零點(diǎn)將在天線設(shè)計(jì)中表明。

結(jié)論

在單個(gè)IC中集成多個(gè)數(shù)字和模擬功能可以實(shí)現(xiàn)更小型的相控陣?yán)走_(dá)系統(tǒng)。這些系統(tǒng)支持實(shí)施數(shù)字波束成型和混合波束成型，具體取決于系統(tǒng)規(guī)格。已經(jīng)證明使用ADI公司提供的 ADRV9009 可以實(shí)現(xiàn)系統(tǒng)級(jí)性能改善。這些集成式器件讓許多新系統(tǒng)能夠使用相同的硬件來(lái)運(yùn)行多個(gè)應(yīng)用。

參考資料

¹ Harris, J. 什么是JESD204標(biāo)準(zhǔn)，為什么我們要重視它？ADI公司技術(shù)文章，MS-2374，1-4。2013年10月。

² Delos, P.、Jones, M.、Robertson, M. RF收發(fā)器支持在數(shù)字波束成型相控陣內(nèi)實(shí)施強(qiáng)制雜散去相關(guān)。ADI公司技術(shù)文章。2018年8月。

作者簡(jiǎn)介

Mike Jones是ADI公司航空航天和防務(wù)部的首席電氣設(shè)計(jì)工程師，在美國(guó)北卡羅來(lái)納州格林斯博羅工作。他于2016年加入ADI公司。從2007年到2016年，他在北卡羅來(lái)納州威爾明頓的通用電氣公司工作，擔(dān)任微波光子學(xué)設(shè)計(jì)工程師，致力于研發(fā)核工業(yè)微波和光學(xué)解決方案。他于2004年獲得北卡羅來(lái)納州立大學(xué)電氣工程學(xué)士學(xué)位和計(jì)算機(jī)工程學(xué)士學(xué)位，2006年獲得北卡羅來(lái)納州立大學(xué)電氣工程碩士學(xué)位。

Peter Delos是ADI公司航空航天和防務(wù)部的技術(shù)主管，在美國(guó)北卡羅萊納州格林斯博羅工作。他于1990年獲得美國(guó)弗吉尼亞理工大學(xué)電氣工程學(xué)士學(xué)位，并于2004年獲得美國(guó)新澤西理工學(xué)院電氣工程碩士學(xué)位。Peter擁有超過(guò)25年的行業(yè)經(jīng)驗(yàn)。其職業(yè)生涯的大部分時(shí)間花在高級(jí)RF/模擬系統(tǒng)的架構(gòu)、PWB和IC設(shè)計(jì)上。他目前專注于面向相控陣應(yīng)用的高性能接收器、波形發(fā)生器和頻率合成器設(shè)計(jì)的小型化工作。