EPFL實驗室開發(fā)設(shè)計低功耗電路的方法

洛桑聯(lián)邦理工學(xué)院（EPFL）實驗室提出了一種新型的邏輯圖和相關(guān)的優(yōu)化方法，可用于設(shè)計能效，速度或尺寸提高近20％的計算機芯片。該實驗室剛剛與電子設(shè)計自動化和芯片制造軟件的全球領(lǐng)導(dǎo)者Synopsys簽訂了許可協(xié)議。

EPFL的集成系統(tǒng)實驗室（LSI）已開發(fā)出一種方法，可通過以全新的方式繪制邏輯流程來降低計算機芯片的功耗要求。通過對電子電路上數(shù)十億個晶體管的門使用一組不同的邏輯功能，該系統(tǒng)縮短了電路的計算步驟。這意味著芯片設(shè)計人員可以使他們的芯片更小，更快或更節(jié)能。行業(yè)領(lǐng)導(dǎo)者Synopsys剛剛通過非排他性許可協(xié)議獲得了使用該技術(shù)的權(quán)利。

流式邏輯結(jié)構(gòu)，可提供功能更強大的芯片

今天，大多數(shù)工程師使用電子設(shè)計自動化軟件來設(shè)計電路。該軟件程序?qū)?fù)雜的計算模型轉(zhuǎn)換成數(shù)十億個微型晶體管的迷宮。由Giovanni De Micheli領(lǐng)導(dǎo)的LSI實驗室在設(shè)計自動化方面擁有長期和享譽全球的經(jīng)驗。只有很少的公司和商業(yè)產(chǎn)品在使用，可以支撐整個半導(dǎo)體行業(yè)的發(fā)展。盧卡·阿馬魯（LucaAmarù）–博士期間 LSI的學(xué)生-著手從根本上改變設(shè)計自動化軟件生成邏輯圖的方式，以產(chǎn)生更好的設(shè)計。

擁有計算機科學(xué)博士學(xué)位的Amarù提出了一種僅使用兩個邏輯原語的方法：多數(shù)和逆變器。這些功能顯示在多數(shù)逆變器圖（MIG）中。初步研究表明，他的方法可以減少執(zhí)行給定任務(wù)所需的邏輯步驟。后來的實驗證實了這一點，發(fā)現(xiàn)MIG優(yōu)化相對于標準程序平均減少了18％的邏輯級別。這樣可以釋放晶體管的能力來完成其他任務(wù)；工程師還可以利用這些收益來提高芯片速度或縮小設(shè)備尺寸。

現(xiàn)在，他是Synopsys的高級研發(fā)經(jīng)理，他的發(fā)現(xiàn)進一步擴大了。他還開發(fā)了一種新的布爾代數(shù)來表示邏輯函數(shù)，這為他的系統(tǒng)帶來了額外的效率提升。

比以往更小，更快的芯片

實驗室測試表明，Amarù的方法還可以與市場上已有的組件（例如加法器和除法器）配合使用。根據(jù)安排許可證協(xié)議的EPFL技術(shù)轉(zhuǎn)讓經(jīng)理Mauro Lattuada的說法，該方法構(gòu)成了重要的革命：“這種繪制集成電路圖的新方法不僅將功耗，計算時間或空間減少了近20％ ，但也為我們提供了可用于其他應(yīng)用程序的新邏輯范例，例如設(shè)計和改進FPGA [現(xiàn)場可編程門陣列]或搜索和分析數(shù)據(jù)集?！?/p>