新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 曝 AMD 3nm Zen 5 處理器采用大小核設(shè)計

曝 AMD 3nm Zen 5 處理器采用大小核設(shè)計

作者: 時間:2021-04-28 來源:IT之家 收藏

  4月27日消息英特爾已經(jīng)確認其12代酷睿Alder Lake將采用類似大小核的設(shè)計?,F(xiàn)在,外媒VideoCardz報道, 3nm工藝Zen 5架構(gòu)也將采用大小核設(shè)計。

本文引用地址:http://butianyuan.cn/article/202104/424986.htm

  外媒稱,目前正在開發(fā)代號為Pheonix的Zen4架構(gòu),將于2022年推出,采用臺積電5nm工藝并支持DDR5內(nèi)存,還將采用RDNA核顯。

  另外,爆料稱Zen 5架構(gòu)代號為“Strix Point”,采用臺積電3nm工藝生產(chǎn)。Zen5 APU也將采用大小核設(shè)計,最多采用8大核+4個核的設(shè)計。另外其內(nèi)存系統(tǒng)也重新進行了設(shè)計。 Zen5“Strix Point”計劃在2024年推出。



關(guān)鍵詞: AMD 處理器

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉