大幅縮減設(shè)計(jì)進(jìn)程 Cadence新設(shè)備為硬件仿真驗(yàn)證提速

當(dāng)前隨著國(guó)內(nèi)IC設(shè)計(jì)產(chǎn)業(yè)越來(lái)越受關(guān)注，短時(shí)間內(nèi)涌現(xiàn)出海量的IC設(shè)計(jì)初創(chuàng)企業(yè)，對(duì)這些初創(chuàng)或者正在快速成長(zhǎng)的IC設(shè)計(jì)企業(yè)來(lái)說(shuō)，如何盡可能縮短設(shè)計(jì)進(jìn)程，加速設(shè)計(jì)上市時(shí)間是一個(gè)不可回避的關(guān)鍵點(diǎn)。作為當(dāng)下幾乎已經(jīng)占據(jù)IC設(shè)計(jì)近60%工作量的仿真與驗(yàn)證環(huán)節(jié)，如果能夠借助先進(jìn)的工具大幅縮短這個(gè)過(guò)程所需的時(shí)間，那么將為諸多IC設(shè)計(jì)企業(yè)的產(chǎn)品成功增添重要的砝碼。

為了更好地提升IC設(shè)計(jì)客戶的仿真與驗(yàn)證效率，三大EDA公司不斷更新各自的仿真驗(yàn)證工具，希望盡可能將該環(huán)節(jié)的時(shí)間大幅壓縮，其中Cadence選擇推出下一代Palladium Z2和Protium X2系統(tǒng)，革命性提升硅前硬件糾錯(cuò)及軟件驗(yàn)證速度。作為延續(xù)經(jīng)典的動(dòng)力雙劍組合的升級(jí)換代產(chǎn)品，對(duì)比上一代，全新的Palladium Z2和Protium X2系統(tǒng)動(dòng)力雙劍（dynamic duo）組合將容量提高2倍，性能提高1.5倍。Palladium Z2硬件仿真加速平臺(tái)基于全新的自定制硬件仿真處理器，可以提供業(yè)界最快的編譯速度，結(jié)果所見(jiàn)即所得，以及最全面的硅前硬件糾錯(cuò)功能；Protium X2原型驗(yàn)證系統(tǒng)基于最新的Xilinx UltraScale+ VU19P FPGA，為10億門(mén)級(jí)別的芯片設(shè)計(jì)提供硅前軟件驗(yàn)證的最高運(yùn)行速度和最短的初始啟動(dòng)時(shí)間。此外，Cadence擁有最完整的IP與SoC驗(yàn)證、硬件與軟件回歸測(cè)試及早期軟件開(kāi)發(fā)的全系列解決方案，能夠更好地幫助客戶快速實(shí)現(xiàn)相關(guān)的驗(yàn)證與測(cè)試工作，其中模塊化編譯技術(shù)也突破性地應(yīng)用在兩個(gè)系統(tǒng)中，使得100億門(mén)的SoC編譯可以在Palladium Z2 系統(tǒng)10小時(shí)內(nèi)即可完成，Protium X2系統(tǒng)也僅需不到24小時(shí)就可以完成。

隨著半導(dǎo)體設(shè)計(jì)的需求不斷復(fù)雜，IC設(shè)計(jì)因應(yīng)用的需求不同產(chǎn)生越來(lái)越多的個(gè)性化需求，這就對(duì)后端的仿真和驗(yàn)證環(huán)節(jié)帶來(lái)前所未有的挑戰(zhàn)，特別是伴隨超大規(guī)模的AI芯片、自動(dòng)駕駛芯片以及更復(fù)雜的混合信號(hào)芯片等的普及，對(duì)仿真與驗(yàn)證系統(tǒng)的靈活性要求變得越來(lái)越重要，Palladium Z2和Protium X2 dynamic duo動(dòng)力雙劍組合應(yīng)用于移動(dòng)、消費(fèi)電子和超大規(guī)模計(jì)算領(lǐng)域中的先進(jìn)應(yīng)用設(shè)計(jì)。無(wú)縫集成的流程、統(tǒng)一的糾錯(cuò)、通用的虛擬和物理接口以及跨系統(tǒng)的測(cè)試平臺(tái)內(nèi)容，該動(dòng)力雙劍組合可以實(shí)現(xiàn)從硬件仿真到原型驗(yàn)證的快速設(shè)計(jì)遷移和測(cè)試。

軟件不僅僅是系統(tǒng)級(jí)的關(guān)鍵，更是未來(lái)IC設(shè)計(jì)中越來(lái)越關(guān)鍵的因素，Cadence亞太區(qū)系統(tǒng)解決方案資深總監(jiān)張永專提到了IC設(shè)計(jì)一個(gè)特別的變化趨勢(shì)，“軟件事實(shí)上是整個(gè)IC設(shè)計(jì)能不能做出好的產(chǎn)品最重要成功的關(guān)鍵。Cadence希望芯片還沒(méi)有流片之前，能夠把最終的軟件跟客戶的芯片結(jié)合在一起。這樣能夠做非常完整的驗(yàn)證，充分地把系統(tǒng)能夠帶起來(lái)”?；谶@樣的出發(fā)點(diǎn)，Cadence選擇了更為強(qiáng)大的FPGA平臺(tái)作為新的動(dòng)力雙劍組合的處理核心，能夠更好地針對(duì)客戶的軟硬件需求進(jìn)行靈活的仿真驗(yàn)證任務(wù)的個(gè)性化調(diào)整，“軟件的發(fā)展決定著芯片能否展現(xiàn)獨(dú)特的、優(yōu)越的功能，并盡快地進(jìn)入市場(chǎng)。Cadence推出的新一代Palladium Z2和Protium X2系統(tǒng)便是在為整個(gè)IC設(shè)計(jì)行業(yè)提供關(guān)鍵發(fā)展動(dòng)力?！?張永專說(shuō)道。

速度或者說(shuō)效率是仿真驗(yàn)證系統(tǒng)成功的關(guān)鍵，打造業(yè)界最快的從仿真平臺(tái)無(wú)縫接軌到原型驗(yàn)證平臺(tái)是Cadence的不懈追求。張永專介紹，“我們有共同的編譯器（Compiler），以及統(tǒng)一的前端所謂新的平臺(tái)，再搭配上我們共用了所有的各類接口，所以通過(guò)這個(gè)方式，我們很快地就把左邊仿真加速，就能夠放到右邊的原型驗(yàn)證。”他以NVIDIA的GPU為例，介紹Palladium Z2跟Protium X2優(yōu)化了產(chǎn)品的Workload Distribution（工作負(fù)載的分布式驗(yàn)證）。通過(guò)把大部分的Hardware Debug（硬件的除錯(cuò)）放在Palladium而把軟件調(diào)試放到Protium上從而實(shí)現(xiàn)了以兩倍的使用容量，以及50% 性能的提升，真正實(shí)現(xiàn)了兩倍的效能。特別的，張永專介紹，“通過(guò)在Pre-Silicon Workload Throughput以及功能上面的一致性，可以把仿真加速平臺(tái)上面的設(shè)計(jì)無(wú)縫以遷移到FPGA，節(jié)省了以往做原型驗(yàn)證需要大量工作量才能把FPGA接在一起的過(guò)程，進(jìn)一步提升了原型驗(yàn)證平臺(tái)的效率?！?/p>

結(jié)合此次推出的動(dòng)力雙劍組合，Cadence驗(yàn)證全流程包括Palladium Z2硬件仿真加速系統(tǒng)、Protium X2原型驗(yàn)證系統(tǒng)、Xcelium? Logic Simulation邏輯仿真器、JasperGold? Formal Verification Platform形式化驗(yàn)證平臺(tái)以及Cadence智能驗(yàn)證應(yīng)用套件，可以提供最經(jīng)濟(jì)高效的驗(yàn)證吞吐率。全新的Palladium Z2 和Protium X2系統(tǒng)是Cadence驗(yàn)證套件的組成部分，支持公司的智能系統(tǒng)設(shè)計(jì)（Intelligent System Design?）戰(zhàn)略，助力實(shí)現(xiàn)SoC卓越設(shè)計(jì)。Palladium Z2 和Protium X2系統(tǒng)目前已在一些客戶中成功部署，并將在2021年第二季度向業(yè)內(nèi)廣泛面世。