當(dāng)人工智能遇到EDA，Cadence Cerebrus以機(jī)器學(xué)習(xí)提升EDA設(shè)計(jì)效能

隨著算力的不斷提升，人工智能的應(yīng)用逐漸滲透到各個(gè)行業(yè)。作為人工智能芯片最關(guān)鍵的開發(fā)工具EDA，是否也會(huì)得到人工智能應(yīng)用的助力從而更好地提升服務(wù)效率呢？答案自然是肯定的。隨著半導(dǎo)體芯片設(shè)計(jì)的復(fù)雜度不斷提升，以及芯片包含功能的日漸廣泛，EDA的設(shè)計(jì)過程越來越需要借助人工智能來盡可能避免一些常見的設(shè)計(jì)誤區(qū)，并借助大數(shù)據(jù)的優(yōu)勢來實(shí)現(xiàn)局部電路設(shè)計(jì)的最優(yōu)化。在可以預(yù)見的未來，隨著人工智能技術(shù)的不斷引入，借助大數(shù)據(jù)和機(jī)器學(xué)習(xí)的優(yōu)勢，EDA軟件將可以提供更高效更強(qiáng)大的設(shè)計(jì)輔助功能。

近日，楷登電子（Cadence）宣布推出 Cadence Cerebrus Intelligent Chip Explorer——首款創(chuàng)新的基于機(jī)器學(xué)習(xí) (ML)的設(shè)計(jì)工具，可以擴(kuò)展數(shù)字芯片設(shè)計(jì)流程并使之自動(dòng)化，讓客戶能夠高效達(dá)成要求嚴(yán)苛的芯片設(shè)計(jì)目標(biāo)。Cerebrus 和 Cadence RTL-to-signoff 流程強(qiáng)強(qiáng)聯(lián)合，為高階工藝芯片設(shè)計(jì)師、CAD 團(tuán)隊(duì)和 IP 開發(fā)者提供支持，與人工方法相比，將工程生產(chǎn)力提高多達(dá) 10 倍，同時(shí)最多可將功耗、性能和面積 (PPA) 結(jié)果改善 20%。

如何界定Cerebrus與其他EDA工具的區(qū)別，Cadence公司數(shù)字與簽核事業(yè)部產(chǎn)品工程資深群總監(jiān)劉淼這樣評價(jià)，Cerebrus已經(jīng)超出了普通的EDA工具，它是凌駕于其他EDA工具之上的，它會(huì)用一種全新的全自動(dòng)學(xué)習(xí)的工具凌駕于其他EDA工具之上，然后推出來更好結(jié)果的技能，這就是Cerebrus想要做的。

Cerebrus 采用可重復(fù)使用、可移植的增強(qiáng)學(xué)習(xí)模型，每次使用均可提高效率；與傳統(tǒng)的人工設(shè)計(jì)過程相比，可實(shí)現(xiàn)更高效的本地和云計(jì)算資源管理，特別的，在多個(gè)工藝節(jié)點(diǎn)和多個(gè)終端應(yīng)用中均可顯著提高 PPA 和生產(chǎn)力，包括消費(fèi)電子、超大規(guī)模計(jì)算、5G 通信、汽車電子和移動(dòng)設(shè)備等?；谶@些優(yōu)勢，Cerebrus 可以幫助使用者快速找到工程師可能不會(huì)嘗試或探索的流程解決方案，提高 PPA 和生產(chǎn)力；同時(shí)允許將設(shè)計(jì)學(xué)習(xí)經(jīng)驗(yàn)自動(dòng)應(yīng)用于未來的設(shè)計(jì)，縮短獲得更好結(jié)果的時(shí)間；特別的，Cerebrus提供易于使用的界面和強(qiáng)大的用戶管理工具，支持交互式結(jié)果分析和運(yùn)行管理，以獲得對設(shè)計(jì)指標(biāo)的深入了解。此外，Cerebrus還可以讓一位工程師同時(shí)為多個(gè)區(qū)塊自動(dòng)優(yōu)化完整的 RTL-to-GDS 流程，提高整個(gè)設(shè)計(jì)團(tuán)隊(duì)的工作效率；另外，提供可擴(kuò)展的本地或基于云的設(shè)計(jì)探索，實(shí)現(xiàn)更快的流程優(yōu)化。針對可擴(kuò)展性，劉淼指出，Cerebrus是基于可分布的、可擴(kuò)展的計(jì)算解決方案，所以它可以用很多計(jì)算資源，無論是公有云或者企業(yè)的私有云都可以利用起來，利用可利用云的資源完成他的計(jì)算。

如果要以通俗點(diǎn)的話來描述Cerebrus，那就是結(jié)合Cadence服務(wù)過的各個(gè)客戶的設(shè)計(jì)開發(fā)經(jīng)驗(yàn)作為大數(shù)據(jù)，匯總反饋到Cadence這邊通過機(jī)器學(xué)習(xí)，可以找到各個(gè)細(xì)節(jié)設(shè)計(jì)的最優(yōu)解，然后再反饋并優(yōu)化新的EDA工具中，最終幫助客戶實(shí)現(xiàn)高效的芯片設(shè)計(jì)。而對Cerebrus的適用范圍，劉淼則指出，無論是身處尚在溫飽階段掙扎的初級設(shè)計(jì)者，還是對接近小康的資深設(shè)計(jì)師，亦或是要考慮整個(gè)系統(tǒng)級芯片架構(gòu)的大企業(yè)重點(diǎn)項(xiàng)目，都可以從Cerebrus中得到有益的幫助，并且可以大幅縮減從初級設(shè)計(jì)到資深設(shè)計(jì)所需要的時(shí)間和精力，并能有效提升大規(guī)模系統(tǒng)級芯片的設(shè)計(jì)效率。

隨著 Cerebrus 加入到Cadence廣泛的數(shù)字產(chǎn)品系列中，Cadence現(xiàn)在可以提供業(yè)界最先進(jìn)的基于機(jī)器學(xué)習(xí)的數(shù)字全流程，從綜合到實(shí)現(xiàn)和簽核。這款新工具與多個(gè)領(lǐng)先云服務(wù)商合作啟用了云計(jì)算服務(wù)，可利用高度可擴(kuò)展的計(jì)算資源，快速滿足包括消費(fèi)電子、超大規(guī)模計(jì)算、5G 通信、汽車和移動(dòng)等廣泛市場的設(shè)計(jì)要求。