東吳證券：2022年芯片EDA行業(yè)研究報(bào)告

數(shù)模混合 IC 中通常模擬電路是核心，數(shù)字電路用來控制模擬電路實(shí)現(xiàn)特定的算法。在 IC 設(shè)計(jì)部分，EDA 軟件主要有模擬 IC 和數(shù)字 IC 的兩大類設(shè)計(jì)軟件。

1.EDA是“半導(dǎo)體皇冠上的明珠”

1.1. EDA 是用于 IC 設(shè)計(jì)生產(chǎn)的工業(yè)軟件

EDA 是用來輔助超大規(guī)模集成電路設(shè)計(jì)生產(chǎn)的工業(yè)軟件。EDA 全稱是電子設(shè)計(jì)自動化（Electronic Design Automation），是指用于輔助完成超大規(guī)模集成電路芯片設(shè)計(jì)、制造、封裝、測試整個(gè)流程的計(jì)算機(jī)軟件。隨著芯片設(shè)計(jì)的復(fù)雜程度不斷提升，基于先進(jìn)工藝節(jié)點(diǎn)的集成電路規(guī)模可達(dá)到數(shù)十億個(gè)半導(dǎo)體器件，不借助 EDA 已經(jīng)無法完成芯片設(shè)計(jì)。EDA 與產(chǎn)業(yè)鏈結(jié)合愈加緊密，已經(jīng)成為提高設(shè)計(jì)效率、加速技術(shù)進(jìn)步的關(guān)鍵推手。

EDA 幾乎涉及集成電路的各個(gè)方面。在設(shè)計(jì)生產(chǎn)流程方面，EDA 被應(yīng)用在芯片系統(tǒng)的設(shè)計(jì)、制造、封裝、測試全流程，涉及給芯片設(shè)計(jì)公司使用的設(shè)計(jì)類軟件和給晶圓廠使用的晶圓制造軟件等。從電子系統(tǒng)層級上看，EDA 包括芯片、多芯片模塊和印制電路（PCB）板多個(gè)層級。

EDA 杠桿效應(yīng)、經(jīng)濟(jì)效應(yīng)顯著。根據(jù) ESD Alliance 和 WSTS 數(shù)據(jù)，2020 年全球 EDA 市場規(guī)模僅為 115 億美元，卻撬動著 4404 億美元市場規(guī)模的半導(dǎo)體行業(yè)。一旦 EDA 這一產(chǎn)業(yè)鏈基礎(chǔ)出現(xiàn)問題，整個(gè)集成電路產(chǎn)業(yè)都會受到重大影響，EDA 行業(yè)也是 最容易被外國“卡脖子”的關(guān)鍵領(lǐng)域。此外，EDA 對于節(jié)省芯片設(shè)計(jì)成本有著舉足輕重 的作用。根據(jù)加州大學(xué)圣迭戈分校 Andrew Kahng 教授在 2013 年的推測，2011 年設(shè)計(jì) 一款消費(fèi)級應(yīng)用處理器芯片的成本約 4,000 萬美元，如果不考慮 1993 年至 2009 年的 EDA 技術(shù)進(jìn)步，相關(guān)設(shè)計(jì)成本可能高達(dá) 77 億美元，EDA 技術(shù)進(jìn)步讓設(shè)計(jì)效率提升近 200 倍。以新思科技（Synopsys）2021 年 8 月推出的 EDA 設(shè)計(jì)平臺 DSO.ai 為例，通過引入人工智能，芯片設(shè)計(jì)中不需要去完整模擬無數(shù)次可能的布局，可以讓芯片設(shè)計(jì)在研 發(fā)成本上減半，研發(fā)時(shí)間甚至也可以從 24 個(gè)月減少到 2 周。

1.2. EDA 的分類

針對不同種類芯片，EDA 有不同的工具。集成電路芯片（Integrated Circuit Chip， 簡稱 IC）從結(jié)構(gòu)上可以分為數(shù)字 IC、模擬 IC 和數(shù)?；旌?IC。數(shù)字 IC 指用于傳遞、加 工、處理數(shù)字信號（0 或 1 的非連續(xù)信號）的 IC。模擬 IC 指處理連續(xù)性的光、聲音、速度、溫度等自然模擬信號的 IC。數(shù)?；旌?IC 指同時(shí)包含模擬電路部分和數(shù)字電路部分的 IC。數(shù)?；旌?IC 中通常模擬電路是核心，數(shù)字電路用來控制模擬電路實(shí)現(xiàn)特定的算法。在 IC 設(shè)計(jì)部分，EDA 軟件主要有模擬 IC 和數(shù)字 IC 的兩大類設(shè)計(jì)軟件。

從設(shè)計(jì)步驟上芯片設(shè)計(jì)分為前端設(shè)計(jì)和后端設(shè)計(jì)。前端設(shè)計(jì)和后端設(shè)計(jì)并沒有統(tǒng)一嚴(yán)格的界限，根據(jù)具體公司和產(chǎn)品會略有不同。一般來講用設(shè)計(jì)的電路實(shí)現(xiàn)想法就是前端設(shè)計(jì)；將設(shè)計(jì)的電路制造出來，在工藝上實(shí)現(xiàn)想法就是后端設(shè)計(jì)。這就好比修蓋房屋，建筑設(shè)計(jì)圖就屬于前端設(shè)計(jì)，設(shè)計(jì)出房子的外部造型和內(nèi)部結(jié)構(gòu)；建筑施工圖屬于后端設(shè)計(jì)，細(xì)化到建筑施工的步驟、方法和材料的用量、選擇。

從設(shè)計(jì)維度上芯片設(shè)計(jì)可以分為五個(gè)層級。設(shè)計(jì)類 EDA 工具根據(jù)設(shè)計(jì)方法學(xué)的不同，按照設(shè)計(jì)層級自上而下，可進(jìn)一步細(xì)分為行為級、系統(tǒng)級、RTL 級、門級、晶體管級 EDA 工具。各層級 EDA 工具的仿真和驗(yàn)證精度依次提升、速度依次降低，其擬實(shí)現(xiàn)的目標(biāo)和應(yīng)用場景也有所不同。例如高層級的系統(tǒng)和行為級仿真和驗(yàn)證主要適用于產(chǎn)品設(shè)計(jì)早期的原型驗(yàn)證，評估產(chǎn)品原型的性能和功能；最底層的晶體管級仿真和驗(yàn)證則主要決定了最終產(chǎn)品的性能和良率。針對于大規(guī)模集成電路，設(shè)計(jì)方法往往從系統(tǒng)和行為級設(shè)計(jì)開始，逐層設(shè)計(jì)、仿真、驗(yàn)證和實(shí)現(xiàn)，并輸出可以交付制造的晶體管級版圖信息。

數(shù)字芯片和模擬芯片設(shè)計(jì)流程有很大不同。數(shù)字 IC 設(shè)計(jì)主要在抽象級別上完成， 不需要關(guān)注門/晶體管級放置和路由的細(xì)節(jié)，對設(shè)計(jì)人員經(jīng)驗(yàn)要求相對較低。模擬 IC 設(shè)計(jì)通常涉及每個(gè)電路的個(gè)性化特點(diǎn)，甚至涉及每個(gè)晶體管的大小和細(xì)節(jié)，設(shè)計(jì)和驗(yàn)證更為復(fù)雜，對設(shè)計(jì)人員經(jīng)驗(yàn)要求更高。

從設(shè)計(jì)自動化程度上芯片設(shè)計(jì)又可以分為全定制、半定制設(shè)計(jì)，全定制主要用于模擬芯片，半定制用于數(shù)字芯片。全定制設(shè)計(jì)是指基于晶體管級，所有器件和互連版圖都用手工生成的方法。這種設(shè)計(jì)的很多工作要由人工完成，不便于直接利用現(xiàn)存電路的成果，設(shè)計(jì)周期較長，成本也高。全定制設(shè)計(jì)多用于模擬 IC 和數(shù)?；旌?IC。半定制設(shè)計(jì)是基于門陣列和標(biāo)準(zhǔn)單元的，按用戶所需功能，把成熟的、已優(yōu)化的單元連接起來。半定制設(shè)計(jì)成本低、周期短、芯片利用率低，適合于小批量、速度快的生產(chǎn)，多用于數(shù)字 IC。

正因?yàn)閿?shù)字芯片在抽象級別上完成，且對自動化程度要求更高，因此數(shù)字IC類EDA 工具的技術(shù)門檻更高。

1.3. EDA 的歷史：從 CAD 到 EDA

第一階段：計(jì)算機(jī)輔助設(shè)計(jì)（CAD）時(shí)代。在集成電路應(yīng)用的早期階段，集成電路集成度較低，設(shè)計(jì)、布線等工作由設(shè)計(jì)人員手工完成。20 世紀(jì) 70 年代中期開始，隨著芯片集成度的提高，設(shè)計(jì)人員開始嘗試將整個(gè)設(shè)計(jì)工程自動化，使用計(jì)算機(jī)輔助設(shè)計(jì) （CAD）進(jìn)行晶體管級版圖設(shè)計(jì)、PCB 布局布線、設(shè)計(jì)規(guī)則檢查、門級電路模擬和測試等流程。

第二階段：計(jì)算機(jī)輔助工程（CAED）時(shí)代。1980 年卡弗爾·米德和琳·康維發(fā)表 的論文《超大規(guī)模集成電路系統(tǒng)導(dǎo)論》提出了通過編程語言來進(jìn)行芯片設(shè)計(jì)，是電子設(shè) 計(jì)自動化發(fā)展的重要標(biāo)志。EDA 工具也在這個(gè)時(shí)期開始走向商業(yè)化，全球 EDA 技術(shù)領(lǐng)導(dǎo)廠商新思科技（Synopsys）、楷登電子（Cadence）、西門子 EDA（2017 年收購的 MentorGraphics）分別于 1986 年、1988 年和 1981 年在美國成立。

第三階段：電子設(shè)計(jì)自動化（EDA）時(shí)代。20 世紀(jì) 90 年代以后芯片集成度的不斷提高和可編程邏輯器件的廣泛應(yīng)用給 EDA 技術(shù)提出了更高的要求，也促進(jìn)了 EDA 設(shè)計(jì)工具的普及和發(fā)展，出現(xiàn)了以高級語言描述、系統(tǒng)級仿真和綜合技術(shù)為特征的 EDA 技術(shù)。

第四階段：現(xiàn)代 EDA 時(shí)代。21 世紀(jì)以來，EDA 工具快速發(fā)展，并已貫穿集成電路設(shè)計(jì)、制造、封測的全部環(huán)節(jié)。對于上億乃至上百億個(gè)晶體管規(guī)模的芯片設(shè)計(jì)，EDA 工 具保證了各階段、各層次設(shè)計(jì)過程的準(zhǔn)確性，降低了設(shè)計(jì)成本、縮短了設(shè)計(jì)周期、提高了設(shè)計(jì)效率，是集成電路產(chǎn)業(yè)產(chǎn)能、性能進(jìn)步的源頭，EDA 工具的發(fā)展加速了集成電路產(chǎn)業(yè)的技術(shù)革新。同時(shí)伴隨著智能手機(jī)、4G/5G、物聯(lián)網(wǎng)等技術(shù)的發(fā)展，射頻 EDA 軟件迎來了發(fā)展的黃金階段。

1.4. EDA 的未來：與先進(jìn)技術(shù)結(jié)合

后摩爾時(shí)代技術(shù)演進(jìn)驅(qū)動 EDA 技術(shù)應(yīng)用延伸拓展。后摩爾時(shí)代的集成電路技術(shù)演進(jìn)方向主要包括延續(xù)摩爾定律、擴(kuò)展摩爾定律以及超越摩爾定律三類，主要發(fā)展目標(biāo)涵蓋了建立在摩爾定律基礎(chǔ)上的生產(chǎn)工藝特征尺寸的進(jìn)一步微縮、以增加系統(tǒng)集成的多重功能為目標(biāo)的芯片功能多樣化發(fā)展，以及通過三維封裝、系統(tǒng)級封裝等方式實(shí)現(xiàn)器件功能的融合和產(chǎn)品的多樣化。其中，面向延續(xù)摩爾定律方向，單芯片的集成規(guī)模呈現(xiàn)爆發(fā)性增長，為 EDA 工具的設(shè)計(jì)效率提出了更高的要求。面向擴(kuò)展摩爾定律方向，伴隨邏輯、模擬、存儲等功能被疊加到同一芯片，EDA 工具需具備對復(fù)雜功能設(shè)計(jì)的更強(qiáng)支撐能力。面向超越摩爾定律方向，新工藝、新材料、新器件等的應(yīng)用要求 EDA 工具的發(fā)展在仿真、驗(yàn)證等關(guān)鍵環(huán)節(jié)實(shí)現(xiàn)方法學(xué)的創(chuàng)新。

后摩爾時(shí)代系統(tǒng)設(shè)計(jì)是 EDA 技術(shù)變化方向。在原有摩爾定律定義下，芯片性能提升主要來自工藝和架構(gòu)，但工藝制程提升接近極限，摩爾定律顯著放緩。在此背景下，汽車、人工智能等領(lǐng)域的大型公司都開始定制自己的片上新系統(tǒng)，將其認(rèn)定為自己差異化競爭的關(guān)鍵因素。因此，對于 EDA 廠商來說，把定位從芯片設(shè)計(jì)轉(zhuǎn)換到基于軟硬件協(xié)同的系統(tǒng)級設(shè)計(jì)是未來重要發(fā)展方向。

AI 和云技術(shù)促使 EDA 更加智能化和自動化。AI 智能化的目標(biāo)是從現(xiàn)有的 EDA 使用過程中大幅減少芯片架構(gòu)探索、設(shè)計(jì)、布局布線等重復(fù)性、低創(chuàng)造性工作的人力占比，利用 AI 算法進(jìn)行自動架構(gòu)探索、設(shè)計(jì)生成和物理設(shè)計(jì)。隨著芯片設(shè)計(jì)復(fù)雜度的提升，數(shù)據(jù)量和計(jì)算量直線上升，云技術(shù)的使用使得 EDA 軟件能夠具有彈性計(jì)算、安全儲存、快速更新等功能，從而滿足大數(shù)據(jù)量和計(jì)算量下的更高使用要求。

平臺化和服務(wù)化?，F(xiàn)有 EDA 是“工具和 IP 集合包”，未來有望發(fā)展為 EDA 平臺，EDA 平臺化將更加方便設(shè)計(jì)、制造、測試、封裝上下游產(chǎn)業(yè)鏈相互溝通，共享資源。同時(shí) EDA 平臺有望鏈接不同的設(shè)計(jì)、制造等廠商的橫向鏈接，促進(jìn)生態(tài)建設(shè)。雖然智能化不斷提升，但仍需要人工支持提供服務(wù)，服務(wù)平臺的構(gòu)建可以提供專業(yè)的咨詢和設(shè)計(jì)服務(wù)以及相關(guān)定制服務(wù)，從而滿足個(gè)性化的需求。

2.全球EDA市場寡頭壟斷，國產(chǎn)EDA市場快速增長

2.1. 全球 EDA 市場平穩(wěn)發(fā)展，三大巨頭壟斷

2020 年全球 EDA 市場規(guī)模為 115 億美元，已經(jīng)進(jìn)入平穩(wěn)發(fā)展期。根據(jù) ESDAlliance 數(shù)據(jù)，2020 年全球 EDA 市場規(guī)模為 115 億美元，2010-2020 年 10 年復(fù)合增速為 8%。根據(jù) Verified Market Research 數(shù)據(jù)，2028 年全球 EDA 市場規(guī)模有望達(dá)到 215.6 億美元，2020-2028 年 8 年復(fù)合增速為 8.21%?？傮w來看，全球 EDA 市場增速已經(jīng)較為平穩(wěn)。

數(shù)字 IC 為 EDA 市場主要構(gòu)成部分。從下游芯片市場情況來看，數(shù)字芯片占據(jù)大部分市場份額，根據(jù) WSTS 數(shù)據(jù)，2020 年數(shù)字芯片市場規(guī)模達(dá)到 3055.68 億美元，占整體集成電路市場的 84.59%。受下游需求的影響，數(shù)字 IC 構(gòu)成了 EDA 市場的主要部分，根據(jù) ESD Alliance 數(shù)據(jù)，2019 年數(shù)字全流程 EDA 業(yè)務(wù)規(guī)模達(dá)到 36.04 億美元，占總體市場的 52.8%。

全球 EDA 企業(yè)按照業(yè)務(wù)水平可以大致分為三個(gè)梯隊(duì)。第一梯隊(duì)由 Synopsys、 Cadence、Siemens EDA 三家國際知名 EDA 企業(yè)組成。該類企業(yè)業(yè)務(wù)遍布全球，科研實(shí)力雄厚，有全流程 EDA 產(chǎn)品，在部分領(lǐng)域處于領(lǐng)先地位，2020 年收入規(guī)模達(dá)到 10-40 億美元。第二梯隊(duì)以 ANSYS、Silvaco、Aldec Inc.、華大九天等為代表，該類企業(yè)擁有特定領(lǐng)域全流程 EDA 產(chǎn)品，在局部領(lǐng)域技術(shù)較為領(lǐng)先，2020 年收入規(guī)模處于 0.5-5 億 美元區(qū)間。第三梯隊(duì)以 Altium、Concept Engineering、概倫電子、廣立微、思爾芯、 DownStream Technologies 等為代表，該類企業(yè)在 EDA 上的布局主要以點(diǎn)工具為主，缺少 EDA 特定領(lǐng)域全流程產(chǎn)品，2020 年收入規(guī)模低于 0.5 億美元。

三大巨頭壟斷全球 EDA 市場。根據(jù) ESD Alliance 和前瞻產(chǎn)業(yè)研究院數(shù)據(jù)，新思科技（Synopsys）、楷登電子（Cadence）與西門子 EDA（2016 年收購的 Mentor Graphics） 三大寡頭 2020 年全球 EDA 市場營收份額占比約為 70%。三大巨頭是全球僅有的擁有設(shè) 計(jì)全流程 EDA 工具解決方案的企業(yè)，其他企業(yè)缺少布局設(shè)計(jì)全流程工具技術(shù)的實(shí)力。

其中，Synopsys(新思科技，美國)一直致力于復(fù)雜芯片系統(tǒng)(SoCs)的開發(fā)。Synopsys 的邏輯綜合工具 DC(design compiler)和時(shí)序分析工具 PT(Prime Time)在全球 EDA 市場認(rèn) 可度較高。Cadence(楷登電子科技，美國)產(chǎn)品涵蓋了電子設(shè)計(jì)的整個(gè)流程。全球知名半導(dǎo)體與電子系統(tǒng)公司均將 Cadence 軟件作為其全球設(shè)計(jì)的標(biāo)準(zhǔn)。Mentor Graphics(明導(dǎo)國際，2016 年被德國西門子收購)工具雖沒有前兩家全面，但在某些領(lǐng)域，如 PCB（印刷電路板）設(shè)計(jì)工具等方面有可圈可點(diǎn)的獨(dú)到之處。

全球 EDA 第一廠商 Synopsys（新思科技)。新思科技成立于 1986 年，在 2008 年成 為全球營收排名第一的 EDA 軟件廠商。2020 年新思科技營收為 36.85 億美元，歸母凈利潤為 6.63 億美元，2020 年在全球 EDA 市場的營收份額為 32%。新思科技產(chǎn)品線最為全面，是全球唯一一家覆蓋了從硅的生產(chǎn)制造、芯片測試、到設(shè)計(jì)全流程的 EDA 公司，公司產(chǎn)品優(yōu)勢體現(xiàn)在數(shù)字前端、數(shù)字后端和驗(yàn)證測試等環(huán)節(jié)。

曾經(jīng)的霸主 Cadence（楷登電子）。Cadence 在 1988 年由 SDA 與 ECAD 兩家公司兼并而成，Cadence 通過一系列收并購，在 1992 年成為 EDA 行業(yè)營收第一名的霸主，但在 2008 年被 Synopsys 超越，2020 年?duì)I收為 26.83 億美元，歸母凈利潤為 5.91 億美元。Cadence 的優(yōu)勢在于模擬和混合信號的定制化電路和版圖設(shè)計(jì)。

Mentor Graphics(明導(dǎo)國際，2016 年被德國西門子收購)。Mentor Graphics 于 1981 年成立，20 世紀(jì) 90 年代遇到經(jīng)營困境，產(chǎn)品研發(fā)落后于行業(yè)競爭對手，大量長期客戶流失，難以與其他兩家公司競爭，直到 1994 年公司組織結(jié)構(gòu)大調(diào)整后，才重新崛起。Mentor Graphics 2016 年被西門子收購，不再單獨(dú)披露相關(guān)財(cái)務(wù)數(shù)據(jù)，2016 年?duì)I收為 12.82 億美元，歸母凈利潤為 1.55 億美元。Mentor Graphics 在物理驗(yàn)證和 PCB 領(lǐng)域優(yōu)勢明顯。

2.2. 中國 EDA 市場增長迅速，國產(chǎn)化率極低

與國際市場相比，中國 EDA 市場規(guī)模增速更快。根據(jù)賽迪智庫數(shù)據(jù)，2018 年，我國 EDA 市場總銷售額為 44.9 億元，而到 2020 年我國 EDA 市場銷售額已經(jīng)達(dá)到 66.2 億 元，2 年復(fù)合增速為 21.42%，遠(yuǎn)高于全球市場營收規(guī)模 2018-2020 年 2 年 9%的復(fù)合增速。

中國 EDA 市場國產(chǎn)化率極低，三大巨頭仍然壟斷。雖然中國 EDA 市場營收規(guī)模增速遠(yuǎn)高于全球增速，但由于我國 EDA 廠商起步較晚，在產(chǎn)品性能與生態(tài)協(xié)同方面均處于劣勢，國內(nèi)市場份額大多為國外廠商所占據(jù)。根據(jù)賽迪智庫和前瞻產(chǎn)業(yè)研究院數(shù)據(jù)，2020 年國際 EDA 三大巨頭 Synopsys，Cadence 和 Siemens EDA 在我國合計(jì)營收規(guī)模市 場份額占比為 78%，國產(chǎn)廠商占比不到 15%，國產(chǎn)化率極低，國產(chǎn)替代空間廣闊。

2.3. IP 業(yè)務(wù)是 EDA 新增長極

計(jì)算機(jī)輔助工程（CAE）和 IP 為 EDA 市場業(yè)務(wù)主要構(gòu)成部分。EDA 市場業(yè)務(wù)主要可以細(xì)分為計(jì)算機(jī)輔助工程（CAE）、IC 物理設(shè)計(jì)及驗(yàn)證、PCB 與多芯片模塊以及半導(dǎo)體 IP 核等。根據(jù) ESD Alliance 數(shù)據(jù)，從細(xì)分領(lǐng)域看，EDA 各細(xì)分領(lǐng)域營收占比基本 保持穩(wěn)定，2020 年占據(jù)市場規(guī)模較大的部分為 CAE 與 IP，兩者合計(jì)占比達(dá)到近 67%。其中 CAE（Computer Aided Engineering）主要包括電子系統(tǒng)級設(shè)計(jì)及綜合驗(yàn)證、設(shè)計(jì)輸入、邏輯驗(yàn)證、模擬和混合信號模擬器、形式驗(yàn)證、時(shí)序/仿真分析以及測試/測試自動化設(shè)計(jì)。IP（Intellectual Property Core）是芯片設(shè)計(jì)圖中具有獨(dú)立功能電路模塊的成熟設(shè)計(jì)。設(shè)計(jì)師可以把成熟的 IP 模塊設(shè)計(jì)應(yīng)用于多個(gè)復(fù)雜的芯片的電路設(shè)計(jì)圖中，能避免復(fù)雜和重復(fù)的設(shè)計(jì)工作，縮短設(shè)計(jì)周期，提高芯片設(shè)計(jì)的成功率。IP 業(yè)務(wù)從 2010 年開始在 EDA 市場營收占比開始不斷增長，到 2020 年已經(jīng)達(dá)到 35.22%，成為了營收占比最大的 業(yè)務(wù)領(lǐng)域。

IP 已經(jīng)成為海外 EDA 公司的重要收入。Synopsys 和 Cadence 的 IP 收入占總營收比重逐年增長，尤其是 Synopsys，2020 年，Synopsys 的 IP 收入占總營收比重已經(jīng)達(dá)到 33%。Synopsys 對于 IP 業(yè)務(wù)的布局，更加穩(wěn)固了其在 EDA 市場全球領(lǐng)先的地位。三大 巨頭中的 Mentor Graphics 對于 IP 的定位不同，于 2004 年就選擇退出 IP 市場，也一定程度上導(dǎo)致了最終被 Siemens 收購的結(jié)局。

3.從美國EDA強(qiáng)盛之路看EDA產(chǎn)業(yè)發(fā)展規(guī)律

3.1. 政府支持是基石

美國國家科學(xué)基金每年提供大量資金支持。美國國家科學(xué)基金（NSF）主要負(fù)責(zé)促 進(jìn)突破性的發(fā)現(xiàn)，據(jù) IEEE 數(shù)據(jù)，美國國家科學(xué)基金（NSF）在 1984 年至 2015 年間共 支持了 1190 個(gè)與 EDA 強(qiáng)相關(guān)的研究課題，每年投資額大約在 800 萬美元到 1200 萬美元。

半導(dǎo)體研究聯(lián)盟促進(jìn)企業(yè)集中技術(shù)創(chuàng)新。除 NSF 外，半導(dǎo)體研究聯(lián)盟（SRC）也為美國 EDA 行業(yè)的發(fā)展提供了幫助。SRC 是世界領(lǐng)先的大學(xué)半導(dǎo)體和相關(guān)技術(shù)研究聯(lián)盟， 是推動美國半導(dǎo)體共性技術(shù)發(fā)展的關(guān)鍵性力量。其行業(yè)合作伙伴包括應(yīng)用材料公司 AM、格羅方德 GLOBALFOUNDRIES、IBM、英特爾公司、美光科技公司、雷神公司、德州 儀器公司和聯(lián)合技術(shù)公司。SRC 在整合行業(yè)資源、專注于共性的“競爭前”領(lǐng)域起到了關(guān)鍵作用，各家 EDA 企業(yè)通過 SRC 將研究資金聚集起來集中力量進(jìn)行產(chǎn)業(yè)共性技術(shù)創(chuàng)新。

NSF 與 SRC 相互合作幫助企業(yè)渡過初期難關(guān)。NSF 資助的 EDA 研究項(xiàng)目主要為剛剛起步、較為初期的階段，在項(xiàng)目技術(shù)成熟度逐漸提高后，SRC 成為了接棒者，繼續(xù)給予支持。EDA 是技術(shù)密集型行業(yè)，前期需要大量的研發(fā)投入，商業(yè)回報(bào)較小，需要像 NSF、SRC 這樣的政府機(jī)構(gòu)給予支持。

美國 DARPA 實(shí)行 ERI 計(jì)劃為 EDA 企業(yè)持續(xù)賦能。為迎接后摩爾定律的挑戰(zhàn)，美國國防高級研究計(jì)劃局（DAPRA）于 2017 年啟動電子復(fù)興計(jì)劃（ERI），在隨后 2018- 2023 年內(nèi)投資約 15 億美元，旨在解決半導(dǎo)體技術(shù)的發(fā)展瓶頸，2020 年美國兩黨兩院建議追加 20 億美元用于 ERI 計(jì)劃。ERI 計(jì)劃主要聚焦于三個(gè)重點(diǎn)方向：材料和集成、架構(gòu)和設(shè)計(jì)，其中設(shè)計(jì)部分可以拆分為 IDEA 與 POSH 兩部分。2018 年 7 月，美國首屆 “ERI”峰會召開，會議選出了 ERI 第一批入圍扶持項(xiàng)目。其中，Cadence 獲得了 IDEA 項(xiàng)目 2410 萬美元的補(bǔ)貼，該項(xiàng)目致力于創(chuàng)建一個(gè)“無需人工參與”的芯片布局規(guī)劃生成器。Synopsys 獲得了 POSH 項(xiàng)目 610 萬美元的補(bǔ)貼，該項(xiàng)目旨在用開源的方式，實(shí)現(xiàn)復(fù)雜 SoC 的低成本設(shè)計(jì)。

注重大學(xué)研究，建立大學(xué)研究中心網(wǎng)絡(luò)，為大學(xué)提供充足資金支持。2013 年，SRC 公布了 STARnet 計(jì)劃，與美國國防部高級研究計(jì)劃局（DARPA）投資的大學(xué)研究中心 網(wǎng)絡(luò)，跨越 24 個(gè)州的 42 所大學(xué)，計(jì)劃在 2013-2018 年向六個(gè)大學(xué)研究中心投資 1.94 億 美元，重點(diǎn)研究下一代微電子技術(shù)。STARnet 計(jì)劃所研究的技術(shù)可能至少在未來 10-15 年內(nèi)都不會具有商業(yè)可行性，但成員們將能夠?qū)Ξa(chǎn)生的 IP 進(jìn)行再授權(quán)。STARnet 計(jì)劃 是對“焦點(diǎn)中心研究計(jì)劃(FCRP)”的延續(xù)。2008 年，全國共有 5 個(gè) FCRP 中心，其中 GSRC 和 C2S2 中心與 EDA 項(xiàng)目直接相關(guān)，來自這兩個(gè)中心的與 EDA 相關(guān)的資金估計(jì)在 400 萬美元到 500 萬美元之間。同時(shí)在 2018 年 DARPA 發(fā)布的 ERI 第一批資助名單中，IDEA與 POSH 計(jì)劃提供給各入圍大學(xué)共計(jì)約 6000 萬美元。

3.2. 人才、技術(shù)和生態(tài)是 EDA 行業(yè)的核心競爭要素

人才是 EDA 發(fā)展的核心。EDA 軟件涉及半導(dǎo)體、數(shù)學(xué)、芯片設(shè)計(jì)三方面知識，需要掌握這三方面知識的復(fù)合人才。根據(jù)新思科技中國區(qū)副總經(jīng)理陳志昌先生所言，培養(yǎng)一個(gè) EDA 人才不容易，從高校課題研究到能夠真正實(shí)踐從業(yè)，往往需要十年的時(shí)間。根據(jù)第 23 屆中國集成電路制造年會披露數(shù)據(jù)，全球 EDA 行業(yè)從業(yè)人數(shù)僅有 4 萬人左右，因此 EDA 人才培養(yǎng)體系十分重要。

以新思科技為例，新思科技注重人才培養(yǎng)，其人才培養(yǎng)戰(zhàn)略包括新思科技大學(xué)課程體系、新思科技大學(xué)計(jì)劃以及積極參與國家人才戰(zhàn)略等方面。新思科技開發(fā)了一套集成電路設(shè)計(jì)全套教程，包括 131 門本科及研究生課程、24 門訓(xùn)練課程、37 門講座及實(shí)驗(yàn)，適用于集成電路相關(guān)專業(yè)的大學(xué)本科和碩士研究生。從EDA人才培養(yǎng)成果上看，僅2019- 2020 年這一年時(shí)間內(nèi)，已有 30000 人參與到了新思科技人才項(xiàng)目當(dāng)中，20 所國內(nèi)高校與新思科技建立了人才培養(yǎng)相關(guān)合作。

持續(xù)研發(fā)是 EDA 發(fā)展的動力。EDA 軟件是算法密集型的大型工業(yè)軟件系統(tǒng)，EDA 開發(fā)需要涉及到計(jì)算機(jī)、物理、數(shù)學(xué)等多方面知識。芯片設(shè)計(jì)更迭速度不斷加快，EDA 軟件公司需要不斷加大研發(fā)投入，確保自己技術(shù)領(lǐng)先。同時(shí)，EDA 巨頭們正是憑借大量 的知識產(chǎn)權(quán)保持領(lǐng)先地位。全球三大巨頭壟斷的格局在 2000 年后就較為穩(wěn)定，2010-2020 年三大巨頭營收年復(fù)合增速都接近 10%，但仍然保持著 30%-40%的研發(fā)費(fèi)用率，個(gè)別年 份超過 40%。2020 年，Synopsys 和 Cadence 的研發(fā)費(fèi)用分別高達(dá) 13 億和 10 億美元， 幾乎是 2020 年中國 EDA 市場銷售規(guī)模的兩倍。

產(chǎn)業(yè)鏈協(xié)同是 EDA 發(fā)展的保障。芯片設(shè)計(jì)的先進(jìn)工藝是由晶圓廠、設(shè)計(jì)公司和 EDA 軟件廠商共同推進(jìn)的成果。晶圓廠從材料、化學(xué)、工藝過程等制造步驟來尋求工藝突破；EDA 公司借助晶圓廠的測試數(shù)據(jù)和工藝細(xì)節(jié)文件來改進(jìn) EDA 軟件；芯片設(shè)計(jì)公司使用新的 EDA 模型進(jìn)行設(shè)計(jì)、試生產(chǎn)，反饋到晶圓廠和 EDA 公司改善制造工藝和軟件模型。晶圓廠、EDA 軟件公司、設(shè)計(jì)公司相輔相成，互相合作，共同推進(jìn)技術(shù)進(jìn)步。

其中，PDK（Process Design Kit）是溝通 IC 設(shè)計(jì)公司、代工廠與 EDA 廠商的橋梁。具體來說，PDK 是一組描述半導(dǎo)體工藝細(xì)節(jié)的文件，供芯片設(shè)計(jì) EDA 工具使用?？蛻?會在投產(chǎn)前使用晶圓廠的 PDK，確保晶圓廠能夠基于客戶的設(shè)計(jì)生產(chǎn)芯片，保證芯片的 預(yù)期功能和性能。PDK 包含了反映制造工藝基本的元素：晶體管、接觸孔、互連線等， 包括設(shè)計(jì)規(guī)則文件、電學(xué)規(guī)則文件、版圖層次定義文件、SPICE 仿真模型、器件版圖和 期間定制參數(shù)。完善的產(chǎn)業(yè)鏈?zhǔn)沟每蛻舻?PDK 可以給予 EDA 廠商充分反饋，使廠商根據(jù) PDK 改進(jìn)產(chǎn)品以滿足客戶需求。獲得更全、更新的 PDK 也往往成為頭部 EDA 廠商 的比較優(yōu)勢。

3.3. 并購是 EDA 廠商擴(kuò)張的重要手段

并購是 EDA 企業(yè)成長的最佳選擇。全球三大巨頭的成長史就是一部并購史，其中 全球 EDA 巨頭 Synopsys 自 1986 年成立至 2021 年 4 月，共完成 112 起收并購案。并購 在 EDA 行業(yè)如此興盛的原因有：

1）行業(yè)小細(xì)分領(lǐng)域繁多。根據(jù) ESD Alliance 和 WSTS 數(shù)據(jù)，2020 年全球 EDA 行業(yè)市場規(guī)模只有 115 億美元，相比于下游半導(dǎo)體行業(yè) 4404 億 美元的市場規(guī)模，是一個(gè)“小行業(yè)”，但由于 EDA 軟件要服務(wù)于芯片設(shè)計(jì)生產(chǎn)的整個(gè)產(chǎn)業(yè)鏈，EDA 的技術(shù)流程很長，需要種類繁多的點(diǎn)工具相互配合形成工具鏈，同時(shí)，客戶希望 EDA 廠商能夠提供整體解決方案。2）技術(shù)更新迭代速度快。在摩爾定律的驅(qū)動下，芯片更新?lián)Q代速度很快，新技術(shù)不斷涌現(xiàn)，作為上游設(shè)計(jì)軟件的 EDA 廠商每年也要投入大量的研發(fā)資金來適應(yīng)技術(shù)的革新上，但還是會有很多創(chuàng)業(yè)公司創(chuàng)造出全新的點(diǎn)工具。行業(yè)小細(xì)分領(lǐng)域繁多，客戶又希望 EDA 廠商提供完整解決方案，于是 EDA 廠商在不斷想辦法補(bǔ)全自己產(chǎn)業(yè)鏈。但技術(shù)的快速迭代，行業(yè)內(nèi)不斷有小公司帶著創(chuàng)新點(diǎn)工具出現(xiàn)，行業(yè)小導(dǎo)致自研技術(shù)去取代這些公司成本較高，并購是最佳選擇。

Cadence 通過并購成為一代霸主。Cadence 于 1989 年收購 Verilog 是其最為重要的一次并購，通過這次并購 Cadence 成功解決了復(fù)雜度帶來的芯片性能驗(yàn)證問題，也標(biāo)志著 EDA 從設(shè)計(jì)領(lǐng)域，拓展進(jìn)入了軟件模擬和硬件仿真領(lǐng)域，設(shè)計(jì)與仿真能夠通過使用同一家公司的不同套軟件來完成。2001 年 Cadence 收購 Silicon Perspective，將 IC 布局工具和 SI 分析工具收入囊中，為下一代布局布線做技術(shù)儲備；2002 年收購 Simplex，補(bǔ)足寄生參數(shù)提取和分析方面的能力；同年收購 IBM 硬件仿真業(yè)務(wù)，真正占領(lǐng)硬件仿真高地。

Synopsys 通過并購超越 Cadence，鑄就全球 EDA 龍頭地位。縱觀 Synopsys 的發(fā)展歷史，不僅通過大量的并購?fù)晟屏斯緲I(yè)務(wù)，實(shí)現(xiàn)了全流程覆蓋，同時(shí)也通過數(shù)次關(guān)鍵并購從而直接在與剩余兩大巨頭的競爭中脫穎而出，成為全球 EDA 龍頭。根據(jù)芯思想數(shù)據(jù)，2002 年，Synopsys 以 8.3 億美元收購與 Cadence 結(jié)束專利訴訟的 Avanti，從而成為 EDA 歷史上第一家可以提供頂級前后端完整 IC 設(shè)計(jì)方案的領(lǐng)先 EDA 工具商。這場收購改變了傳統(tǒng)上“Synopsys 占前端，Cadence 占后端”的格局，讓 Synopsys 在進(jìn)入到 后摩爾定律時(shí)代之前完成基石技術(shù)的布局。

4.國產(chǎn)EDA星星之火可以燎原

4.1. 從中外對比看國產(chǎn) EDA 現(xiàn)狀

海外 EDA 產(chǎn)品矩陣更全。從 EDA 產(chǎn)品矩陣的完整度來看，根據(jù)我們測算，EDA 工 具鏈大約有 40 個(gè)細(xì)分領(lǐng)域，國內(nèi)廠商尚未如國際三大家一樣實(shí)現(xiàn) EDA 全流程、全細(xì)分領(lǐng)域的覆蓋。截至 2021 年 12 月，國產(chǎn) EDA 龍頭華大九天，也僅能夠?qū)崿F(xiàn)模擬芯片設(shè)計(jì)和平板設(shè)計(jì)全流程覆蓋，覆蓋率約為 40%，其他國產(chǎn) EDA 廠商產(chǎn)品多為點(diǎn)工具，尚不能為客戶提供特定領(lǐng)域全流程產(chǎn)品服務(wù)。

海外 EDA 產(chǎn)品支持的工藝更先進(jìn)。從 EDA 產(chǎn)品的技術(shù)先進(jìn)性看，國際三大巨頭產(chǎn) 品能支持的最先進(jìn)工藝已經(jīng)達(dá)到 2nm，而國內(nèi)廠商僅有部分產(chǎn)品支持較先進(jìn)的工藝制程。如華大九天的模擬設(shè)計(jì)全流程工具中，僅有一款電路仿真工具支持 5nm 制程，其余僅支持 28nm 制程，思爾芯的 EDA 產(chǎn)品僅支持 10nm 制程。

IP 已經(jīng)成為海外 EDA 公司的重要收入，但國產(chǎn) EDA 公司尚未大規(guī)模布局。EDA 三巨頭中的 Synopsys 和 Cadence 同樣也是 IP 市場的巨頭，Synopsys 和 Cadence IP 市場 營收規(guī)模占有率為全球第二和第三，僅次于 ARM。相比之下，國產(chǎn) EDA 廠商大多還在研制 EDA 工具，未布局 IP 產(chǎn)品。隨著集成電路產(chǎn)業(yè)的不斷發(fā)展，IP 的作用會愈發(fā)顯著，國內(nèi)外的 EDA 公司在 IP 的發(fā)展上已經(jīng)產(chǎn)生了較大差距。

海外 EDA 產(chǎn)品先發(fā)優(yōu)勢明顯，客戶粘性較高。從 20 世紀(jì) 70 年代，軟件被用于輔 助芯片設(shè)計(jì)算起，國外 EDA 產(chǎn)業(yè)已經(jīng)發(fā)展近 50 年，先發(fā)優(yōu)勢明顯，技術(shù)、生態(tài)和客戶 使用習(xí)慣均較為完善。另外，2021 年先進(jìn)制程芯片流片費(fèi)用已經(jīng)高達(dá)數(shù)億元人民幣， EDA 工具選擇關(guān)乎流片的成功率，客戶更換 EDA 工具帶來的風(fēng)險(xiǎn)極高，當(dāng)客戶使用國 產(chǎn) EDA 跑出數(shù)據(jù)與國際巨頭 EDA 工具不一致時(shí)，甚至需要國產(chǎn)廠商對結(jié)果進(jìn)行解釋。

國內(nèi) EDA 專業(yè)人才數(shù)量匱乏，且多數(shù)任職于外資 EDA 企業(yè)。根據(jù)賽迪智庫數(shù)據(jù)， 2020 年我國 EDA 行業(yè)從業(yè)人員數(shù)量約為 4400 人，其中本土 EDA 企業(yè)總?cè)藬?shù)約2000 人。雖然相比 2018 年的 700 人有了大幅度的增長，但是相比于海外還是存 在較大差距。根據(jù)第 23 屆中國集成電路制造年會披露數(shù)據(jù)，全球 EDA 行業(yè)從業(yè) 人數(shù)在 4 萬人左右，而截至 2021 年 12 月，僅 Synopsys 員工數(shù)量就達(dá)到了 1.5 萬 人以上。

我國 EDA 儲備人才培養(yǎng)體系不夠完善。海外 EDA 培養(yǎng)體系較為成熟，2015 年， 美國 SRC 公布了 STARnet 計(jì)劃，計(jì)劃在五年內(nèi)向六個(gè)大學(xué)研究中心投資 1.94 億美元， 其中多個(gè)項(xiàng)目直接與 EDA 相關(guān)。Synopsys 進(jìn)入中國以來，已經(jīng)與清華大學(xué)、東南大學(xué)、 華中科技大學(xué)等知名高校合作，為其提供軟件支持，成立合作交流中心。我國目前僅有 少數(shù)院校擁有 EDA 方向的研究和人才培養(yǎng)計(jì)劃，國產(chǎn) EDA 公司與高校的合作也是剛剛 開始，人才培養(yǎng)體系還不夠完善。

海外半導(dǎo)體產(chǎn)業(yè)鏈協(xié)同更加緊密。EDA 軟件不是獨(dú)立發(fā)展的，EDA 需要與芯片設(shè)計(jì)廠商和晶圓制造廠共同協(xié)作，打磨產(chǎn)品，推進(jìn)技術(shù)的進(jìn)步。海外半導(dǎo)體產(chǎn)業(yè)鏈齊全，有英偉達(dá)、英特爾和 AMD 等頭部芯片設(shè)計(jì)廠商，也有三星、臺積電、格羅方德等大型晶圓制造廠。合作伙伴們本身都是細(xì)分賽道的龍頭企業(yè)，在產(chǎn)業(yè)鏈中扮演關(guān)鍵角色，強(qiáng)強(qiáng)協(xié)同下更能提升 EDA 產(chǎn)品的競爭力。

海外 EDA 并購?fù)寥婪饰?。EDA 三大巨頭主要通過并購補(bǔ)全自身產(chǎn)業(yè)鏈，并購需要的不僅僅是資金，還有可供并購的優(yōu)質(zhì)標(biāo)的群體。根據(jù) crunch base 數(shù)據(jù)，2020 年，海外共有 600 多家（美國 200 多家），這為巨頭并購提供了豐沃的土壤，相比之下國內(nèi)僅有幾十家 EDA 國產(chǎn)企業(yè)，一定程度上也制約了國內(nèi) EDA 產(chǎn)業(yè)的發(fā)展。

4.2. EDA 國產(chǎn)化勢在必行

中美科技脫鉤，趨勢愈演愈烈。美國不僅繞開世界貿(mào)易組織，直接對正在崛起的中國施加額外貿(mào)易關(guān)稅，而且在科技領(lǐng)域也針對“中國制造 2025”等采取一系列限制措施，華為、中興通訊等均位列制裁名單。2019 年 5 月 16 日，美國商務(wù)部宣布將華為及 70 家關(guān)聯(lián)企業(yè)列入所謂的“實(shí)體清單”。如果沒有美國政府的批準(zhǔn)，華為將無法向美國企業(yè)購買元器件。受此影響，多家國外供應(yīng)商開始對華為實(shí)行“斷供”。美國對中國的壓力已經(jīng)由經(jīng)貿(mào)領(lǐng)域全面上升到科技領(lǐng)域，高新技術(shù)成為雙方爭奪的焦點(diǎn)。EDA 作為“半導(dǎo)體皇 冠上的明珠”，必然受到美國限制，華為目前已經(jīng)停止了與國際三大巨頭的合作，自主研 發(fā) EDA 已經(jīng)勢在必行。

華為四度落子國產(chǎn) EDA 企業(yè)，重要程度可見一斑。自 2020 年 12 月以來，華為旗下哈勃投資已經(jīng)投資了四家國產(chǎn) EDA 公司，包括射頻全流程工具提供商九同方微電子、專注于工業(yè)設(shè)計(jì)和仿真的無錫飛譜電子、專注于邏輯綜合和物理設(shè)計(jì)的立芯軟件及專注于數(shù)字前端形式驗(yàn)證的阿卡思微，均為在各細(xì)分點(diǎn)工具領(lǐng)域領(lǐng)先的國內(nèi) EDA 廠商。

4.3. 三十年發(fā)展，EDA 國產(chǎn)之火點(diǎn)亮

國產(chǎn) EDA 歷經(jīng)三十余年艱難發(fā)展，迎來政策和資本支持。EDA 的國產(chǎn)之路起于 20 世紀(jì) 80 年代，20 世紀(jì) 90 年代初，中國歷史上第一款具有自主知識產(chǎn)權(quán)的 EDA 工具“熊貓”誕生，并獲得多個(gè)國際大獎。但隨后國外 EDA 廠商進(jìn)入中國，在“造不如買”思潮下，國產(chǎn) EDA 產(chǎn)業(yè)陷入了十幾年的沉寂。直到 2008 年國家“核高基”項(xiàng)目將 EDA 列入其中，國產(chǎn) EDA 產(chǎn)業(yè)才重新煥發(fā)生機(jī)。同時(shí)，中興、華為事件使人們意識到關(guān)鍵基 礎(chǔ)技術(shù)的重要性，資本市場也開始關(guān)注 EDA 行業(yè)。根據(jù)芯思想研究院數(shù)據(jù)，2020 年 EDA 行業(yè)融資次數(shù)已經(jīng)達(dá)到 16 次，遠(yuǎn)超 2010 年的 1 次。

國產(chǎn) EDA 行業(yè)逐漸壯大，星火已現(xiàn)燎原之勢。在國家政策與資本雙重支持下，國 產(chǎn) EDA 廠商數(shù)目不斷增加。根據(jù)芯思想研究院數(shù)據(jù)，2020 年國內(nèi)已有約 49 家 EDA 企業(yè)，比如華大九天、芯華章、芯愿景、廣立微、概倫電子、思爾芯等，截至 2021 年 12 月 30 日，國內(nèi)已有 4 家企業(yè)申請 IPO，其中，概倫電子已經(jīng)上市。這些國產(chǎn) EDA 廠商 從各個(gè)細(xì)分領(lǐng)域進(jìn)行技術(shù)突破，其中華大九天已經(jīng)可以提供模擬芯片設(shè)計(jì)全流程的 EDA 產(chǎn)品。根據(jù)賽迪智庫數(shù)據(jù)，2018-2020 年中國 EDA 市場營收國產(chǎn)化份額逐步由 6%提升 至 11%，國產(chǎn)化步伐逐步加快，星星之火已現(xiàn)燎原之勢。