三星正推進3nm工藝二季度量產 若實現(xiàn)將先于臺積電量產

據(jù)國外媒體報道，在7nm和5nm制程工藝的量產時間上基本能跟上臺積電節(jié)奏的三星電子，在更先進的3nm制程工藝上有望先于臺積電量產，有報道稱他們正推進在二季度量產。

三星電子在二季度的展望中提到，他們的技術領先將通過首個大規(guī)模量產的全環(huán)繞柵極晶體管3nm工藝進一步加強，他們也將擴大供應，確保獲得全球客戶新的訂單，包括美國和歐洲客戶的訂單。

外媒的報道顯示，三星電子方面已經宣布，他們早期3nm級柵極全能（3GAE）工藝將在二季度量產。三星電子宣布的這一消息，也就意味著業(yè)界首個3nm制程工藝即將量產，將是首個采用全環(huán)繞柵極晶體管（GAA）的制程工藝。

三星通過世界上首次大規(guī)模的GAA 3nm工藝，加強其技術領導地位。三星代工的3GAE工藝技術是該公司第一個使用GAA晶體管的工藝，三星官方稱之為多橋通道場效應晶體管（MBCFETs）。

三星大約在三年前正式推出了其3GAE和3GAP節(jié)點。當該公司描述其使用3GAE技術生產256Mb GAAFET SRAM芯片時，它提出了一系列的要求。三星表示，該工藝將使性能提高30%，功耗降低50%，晶體管密度提高80%。不過，對三星來說，性能和功耗的實際組合將如何發(fā)揮，還有待觀察。

從理論上講，與目前使用的FinFET相比，GAAFET有許多優(yōu)勢。在GAA晶體管中，通道是水平的，被柵極所包圍。GAA通道是利用外延和選擇性材料去除形成的，這使得設計者可以通過調整晶體管通道的寬度來精確地調整它們。通過更寬的通道獲得高性能，通過更窄的通道獲得低功率。這樣的精度大大降低了晶體管的漏電電流以及晶體管的性能變化，這意味著更快的投產時間、上市時間和提高產量。

另外，根據(jù)應用材料公司最近的一份報告，GAAFET有望減少20%-30%的電池面積。三星的3GAE，作為一種"早期"的3nm級制造技術，3GAE將主要被三星LSI（三星的芯片開發(fā)部門）和兩三個高級客戶使用?？紤]到三星LSI和早期客戶傾向大批量制造芯片，預計3GAE技術將得到相當廣泛的使用，前提是這些產品的產量和性能達到預期。

三星電子和臺積電是目前在推進3nm工藝量產的兩大晶圓代工商，但兩家公司在技術路線上并不相同，臺積電繼續(xù)采用鰭式場效應晶體管（FinFET）架構。

在3nm之前的多項制程工藝上，三星電子在量產時間方面雖略晚于臺積電，但基本能跟上臺積電的節(jié)奏，不過由于在良品率方面有較大差距，加之沒有蘋果的訂單，因而三星電子在全球晶圓代工市場的份額，遠不及臺積電。多家機構的數(shù)據(jù)顯示，臺積電近幾個季度在全球晶圓代工商市場的份額，超過了50%，遠高于其他廠商。

在全球晶圓代工市場的份額與臺積電有較大差距的三星電子，對他們的3nm工藝也是寄予厚望。如果他們的3nm工藝能在二季度量產，就將先于臺積電量產。在4月14日的一季度財報分析師電話會議上，臺積電CEO魏哲家再次表示，他們的3nm工藝量產計劃不變，正按計劃推進在下半年量產。

然而，盡管三星和臺積電在先進制程上爭的“你死我活”，但一個不可否認的事實是，3nm等更先進制程的用戶將越來越少，原因就是成本越來越高，性價比逐步降低，部分領域也用不到3nm等制程。

美國喬治敦大學沃爾什外交學院安全與新興技術中心（CSET）發(fā)布的信息顯示，臺積電一片采用3nm制程的12英寸晶圓，代工制造費用約為3萬美元，大約是5nm的1.75倍。在裸片（die）面積不變（即升級架構，不增加晶體管數(shù)量）、良率不變的情況下，未來蘋果A17處理器如果采用3nm制程，成本將上漲到154美元/顆，成為iPhone第一成本部件，而5nm的A15處理器只是iPhone的第三大成本零部件。