Codasip攜手西門子打造RISC-V領(lǐng)域最完整形式驗證

處理器設(shè)計自動化領(lǐng)域的領(lǐng)導(dǎo)性企業(yè)Codasip近日宣布：通過采用西門子集團Siemens EDA的OneSpin IC驗證工具，擴大了其形式驗證解決方案的可用工具范圍，以進行全面和徹底的處理器測試。Codasip不斷在處理器驗證方面投入巨資，以再接再厲為業(yè)界提供最高質(zhì)量的RISC-V處理器半導(dǎo)體知識產(chǎn)權(quán)（IP）。

Siemens EDA的OneSpin工具提供了一個先進且無比強大的驗證平臺，用以解決關(guān)鍵的芯片完整性問題。OneSpin是極為先進的形式驗證工具，適用于汽車和其他高完整性處理器應(yīng)用，能以最少的設(shè)置和運行時間來驗證設(shè)計實現(xiàn)。

得益于其高質(zhì)量的RISC-V處理器，Codasip在競爭對手中脫穎而出。目前，已經(jīng)有20億顆Codasip處理器IP內(nèi)核投入使用，其中大部分是面向一流客戶，因此Codasip必須繼續(xù)始終如一地提供最高質(zhì)量的處理器IP。

Siemens EDA芯片設(shè)計驗證部門戰(zhàn)略總監(jiān)Neil Hand表示：“我們很高興與Codasip合作，幫助確保其RISC-V處理器IP的高質(zhì)量，并為我們共同的客戶建立優(yōu)化的解決方案。我們的OneSpin形式驗證工具擁有世界一流的技術(shù)，包括OneSpin RISC-V驗證解決方案，當它們與Codasip創(chuàng)新的RISC-V IP相結(jié)合，形成了幫助芯片設(shè)計人員快速將高質(zhì)量產(chǎn)品推向市場的關(guān)鍵力量。”

Codasip的首席營銷官Rupert Baines評論道：“坦率地說，一些RISC-V IP在驗證方面的糟糕情況令人震驚。開發(fā)人員對RISC-V IP質(zhì)量的擔憂合乎情理，這阻礙了它的采用。更高質(zhì)量和經(jīng)過形式驗證的RISC-V IP將幫助它跨越鴻溝，并大規(guī)模地提高其采用率?！?/p>

Codasip的驗證總監(jiān)Philippe Luc補充說：“我們?yōu)樽约簢栏竦尿炞C方法以及強大的內(nèi)部驗證團隊感到非常自豪。我們擁有極其徹底的內(nèi)部測試方法，并結(jié)合了一流的第三方工具。作為其中的一部分，我們很高興使用Siemens EDA的OneSpin技術(shù)，這是Codasip的重要合作伙伴，我們期待建立更緊密的和富有成效的合作關(guān)系?！?/p>

Codasip使用Siemens EDA（前身為Mentor Graphics）作為其主要的EDA工具流。

Codasip于5月4日在圣克拉拉舉行的Siemens EDA User2User2022會議上介紹了其使用OneSpin工具的經(jīng)驗，并將在5月12日于慕尼黑舉行的Siemens EDA User2User2022會議上再次介紹其使用經(jīng)驗。