新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > 功耗降低50% 三星3nm芯片全球首秀:搶先臺(tái)積電量產(chǎn)

功耗降低50% 三星3nm芯片全球首秀:搶先臺(tái)積電量產(chǎn)

作者: 時(shí)間:2022-05-23 來(lái)源:快科技 收藏

  之前制定計(jì)劃在2030年成為全球最先進(jìn)的半導(dǎo)體制造公司之一,節(jié)點(diǎn)是他們的一個(gè)殺手锏,之前一直被良率不行等負(fù)面?zhèn)髀劺_,日前公司終于亮出首個(gè)晶圓,按計(jì)劃將在今年Q2季度量產(chǎn),比臺(tái)積電還要早一些。

本文引用地址:http://butianyuan.cn/article/202205/434355.htm

  日前美國(guó)總統(tǒng)參觀了位于平澤市附近的芯片工廠,這里是目前全球唯一一個(gè)可以量產(chǎn)工藝的晶圓廠,三星首次公開(kāi)了3nm工藝制造的12英寸晶圓,不過(guò)具體是哪款芯片還不得而知。

  對(duì)三星來(lái)說(shuō),3nm節(jié)點(diǎn)是他們押注芯片工藝趕超臺(tái)積電的關(guān)鍵,因?yàn)榕_(tái)積電的3nm工藝不會(huì)上下一代的GAA晶體管技術(shù),三星的3nm節(jié)點(diǎn)就會(huì)啟用GAA技術(shù),這是一種新型的環(huán)繞柵極晶體管,通過(guò)使用納米片設(shè)備制造出了MBCFET(Multi-Bridge-Channel FET,多橋-通道場(chǎng)效應(yīng)管),該技術(shù)可以顯著增強(qiáng)晶體管性能,主要取代FinFET晶體管技術(shù)。

  根據(jù)三星的說(shuō)法,與7nm制造工藝相比,3nm GAA技術(shù)的邏輯面積效率提高了45%以上,功耗降低了50%,性能提高了約35%,紙面參數(shù)上來(lái)說(shuō)卻是要優(yōu)于臺(tái)積電3nm FinFET工藝。

  根據(jù)三星之前的表態(tài),3nm工藝將在2022年Q2季度量產(chǎn),這個(gè)進(jìn)度相比臺(tái)積電的3nm工藝還要激進(jìn),后者今年下半年也只能小規(guī)模試產(chǎn),明年才會(huì)大規(guī)模量產(chǎn)3nm工藝。



關(guān)鍵詞: 三星 3nm

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉