新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 電路板廠PCB關(guān)鍵信號(hào)如何去布線?

電路板廠PCB關(guān)鍵信號(hào)如何去布線?

作者:深聯(lián)電路 時(shí)間:2023-03-09 來(lái)源:搜狐科技 收藏

廠在規(guī)則中,有一條“關(guān)鍵信號(hào)線優(yōu)先”的原則,即電源、摸擬信號(hào)、高速信號(hào)、時(shí)鐘信號(hào)、差分信號(hào)和同步信號(hào)等關(guān)鍵信號(hào)優(yōu)先。接下來(lái),我們不妨就來(lái)詳細(xì)了解下這些關(guān)鍵信號(hào)的要求。

本文引用地址:http://www.butianyuan.cn/article/202303/444204.htm

模擬信號(hào)布線要求

模擬信號(hào)的主要特點(diǎn)是抗干擾性差,布線時(shí)主要考慮對(duì)模擬信號(hào)的保護(hù)。

對(duì)模擬信號(hào)的處理主要體現(xiàn)在以下幾點(diǎn):

1. 為增加其抗干擾能力,走線要盡量短。

2. 部分模擬信號(hào)可以放棄阻抗控制要求,走線可以適當(dāng)加粗。

3. 限定布線區(qū)域,盡量在模擬區(qū)域內(nèi)完成布線,遠(yuǎn)離數(shù)字信號(hào)。

高速信號(hào)布線要求

1. 多層布線

據(jù)廠了解,高速信號(hào)布線電路往往集成度較高,布線密度大,采用多層板既是布線所必須的,也是降低干擾的有效手段。合理選擇層數(shù)能大幅度降低印板尺寸,能充分利用中間層來(lái)設(shè)置屏蔽,能更好地實(shí)現(xiàn)就近接地,能有效地降低寄生電感,能有效縮短信號(hào)的傳輸長(zhǎng)度,能大幅度地降低信號(hào)間的交叉干擾等。

2. 引線彎折越少越好

高速電路器件管腳間的引線彎折越少越好。高速信號(hào)布線電路布線的引線最好采用全直線,需要轉(zhuǎn)折,可用45°折線或圓弧轉(zhuǎn)折,這種要求在低頻電路中僅僅用于提高鋼箔的固著強(qiáng)度,而在高速電路中,滿足這一要求卻可以減少高速信號(hào)對(duì)外的發(fā)射和相互間的耦合,減少信號(hào)的輻射和反射。

3. 引線越短越好

高速信號(hào)布線電路器件管腳間的引線越短越好。引線越長(zhǎng),帶來(lái)的分布電感和分布電容值越大,對(duì)系統(tǒng)的高頻信號(hào)的通過(guò)產(chǎn)生很多的影響,同時(shí)也會(huì)改變電路的特性阻抗,導(dǎo)致系統(tǒng)發(fā)生反射、振蕩等。

4. 引線層間交替越少越好

高速電路器件管腳間的引線層間交替越少越好。所謂“引線的層間交替越少越好”,是指元件連接過(guò)程中所用的過(guò)孔越少越好。據(jù)測(cè),一個(gè)過(guò)孔可帶來(lái)約0.5pf的分布電容,導(dǎo)致電路的延時(shí)明顯增加,減少過(guò)孔數(shù)能顯著提高速度。

5. 注意平行交叉干擾

高速信號(hào)布線要注意信號(hào)線近距離平行走線所引入的“交叉干擾”,若無(wú)法避免平行分布,可在平行信號(hào)線的反面布置大面積“地”來(lái)大幅度減少干擾。

6. 避免分枝和樹樁

高速信號(hào)布線應(yīng)盡量避免分枝或者形成樹樁(Stub)。樹樁對(duì)阻抗有很大影響,可以導(dǎo)致信號(hào)的反射和過(guò)沖,所以我們通常在設(shè)計(jì)時(shí)應(yīng)避免樹樁和分枝。采用菊花鏈的方式布線,將對(duì)信號(hào)的影響降低。

7. 信號(hào)線盡量走在內(nèi)層

高頻信號(hào)線走在表層容易產(chǎn)生較大的電磁輻射,也容易受到外界電磁輻射或者因素的干擾。將高頻信號(hào)線布線在電源和地線之間,通過(guò)電源和底層對(duì)電磁波的吸收,所產(chǎn)生的輻射將減少很多。

時(shí)鐘信號(hào)布線要求

據(jù)廠了解,在數(shù)字電路設(shè)計(jì)中,時(shí)鐘信號(hào)是一種在高態(tài)與低態(tài)之間振蕩的信號(hào),決定著電路的性能。時(shí)鐘電路在數(shù)字電路中點(diǎn)有重要地位,同時(shí)又是產(chǎn)生電磁輻射的主要來(lái)源。時(shí)鐘的處理方法也是在布線時(shí)需要特別重視的。在一開始就理清時(shí)鐘樹,明確各種時(shí)鐘之間的關(guān)系,布線的時(shí)候就能處理得更好。并且時(shí)鐘信號(hào)也經(jīng)常是EMC設(shè)計(jì)的難點(diǎn),需要過(guò)EMC測(cè)試指標(biāo)的項(xiàng)目尤其要注意。

時(shí)鐘線除了常規(guī)的阻抗控制和等長(zhǎng)要求外,還需要注意以下問(wèn)題:

1. 時(shí)鐘信號(hào)盡量選擇優(yōu)選布線層。

2. 時(shí)鐘信號(hào)盡量不跨分割,更不要沿著分割區(qū)布線。

3. 注意時(shí)鐘信號(hào)與其他信號(hào)的間距,至少滿足3W。

4. 有EMC要求的設(shè)計(jì),較長(zhǎng)的時(shí)候線盡量選擇內(nèi)層布線。

5. 注意時(shí)鐘信號(hào)的端接匹配。

6. 不要采用菊花鏈結(jié)構(gòu)傳送時(shí)鐘信號(hào),而應(yīng)采用星型結(jié)構(gòu),即所有的時(shí)鐘負(fù)載直接與時(shí)鐘功率驅(qū)動(dòng)器相互連接。

7. 所有連接晶振輸入/輸出端的導(dǎo)線盡量短,以減少噪聲干擾及分布電容對(duì)晶振的影響。

8. 晶振電容地線應(yīng)使用盡量寬而短的導(dǎo)線連接至器件上;離晶振最近的數(shù)字地引腳,應(yīng)盡量減少過(guò)孔。

9. 在數(shù)字電路中,通常的時(shí)鐘信號(hào)都是邊沿變化快的信號(hào),對(duì)外串?dāng)_大。所以在設(shè)計(jì)中,時(shí)鐘線宜用地線包圍起來(lái)并多打地線也來(lái)減少分布電容,從而減少串?dāng)_;對(duì)高頻信號(hào)時(shí)鐘盡量使用低電壓關(guān)分時(shí)鐘信號(hào)并包地方式,需要注意包地打孔的完整性。

差分信號(hào)布線要求

差分信號(hào),有些也稱差動(dòng)信號(hào),用兩根完全一樣,極性相反的信號(hào)傳輸一路數(shù)據(jù),依靠?jī)筛盘?hào)電平差進(jìn)行判決。為了保證兩根信號(hào)完全一致,在布線時(shí)要保持并行,線寬、線間距保持不變。

pcb關(guān)鍵信號(hào)如何去布線

在電路板上,差分走線必須是等長(zhǎng)、等寬、緊密靠近、且在同一層面的兩根線。

1. 等長(zhǎng):等長(zhǎng)是指兩條線的長(zhǎng)度要盡量一樣長(zhǎng),是為了保證兩個(gè)差分信號(hào)時(shí)刻保持相反極性。減少共模分量。

2. 等寬等距:等寬是指兩條信號(hào)的走線寬度需要保持一致,等距是指兩條線之間的間距要保持不變,保持平行。

提醒:盡量為時(shí)鐘信號(hào)、高頻信號(hào)、敏感信號(hào)等關(guān)鍵信號(hào)提供專門的布線層,并保證其最小的回路面積。采用屏蔽和加大安全間距等方法,保證信號(hào)質(zhì)量。



關(guān)鍵詞: 電路板 PCB 布線

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉