PCB傳統(tǒng)四層堆疊的缺點(diǎn)

如果層間電容不夠大，電場(chǎng)將分布在電路板相對(duì)較大的區(qū)域上，從而層間阻抗減小，返回電流可以流回頂層。在這種情況下，該信號(hào)產(chǎn)生的場(chǎng)可能會(huì)干擾附近改變層的信號(hào)的場(chǎng)。這根本不是我們所希望的。不幸的是，在 0.062 英寸的 4 層板上，各層之間的距離較遠(yuǎn)（至少 0.020 英寸，如圖 1 和圖 2 所示），并且層間電容很小。

當(dāng)走線從第 1 層更改為第 4 層或反之亦然時(shí)，圖 1 和圖 2 中的層疊的個(gè)問(wèn)題就會(huì)出現(xiàn)。如圖 3 所示。

圖 3.圖片由Altium提供。

該圖顯示，當(dāng)信號(hào)走線從第 1 層到第 4 層（紅線）時(shí)，返回電流也必須改變平面（藍(lán)線）。如果信號(hào)的頻率足夠高并且平面靠得很近，則返回電流可以流過(guò)接地層和電源層之間存在的層間電容。然而，由于缺少返回電流的直接導(dǎo)電連接，會(huì)導(dǎo)致返回路徑中斷，我們可以將這種中斷想象為平面之間的阻抗（見(jiàn)圖 4）。

圖 4.圖片由電磁兼容性工程提供。

如果層間電容不夠大，電場(chǎng)將分布在電路板相對(duì)較大的區(qū)域上，從而層間阻抗減小，返回電流可以流回頂層。在這種情況下，該信號(hào)產(chǎn)生的場(chǎng)可能會(huì)干擾附近改變層的信號(hào)的場(chǎng)。這根本不是我們所希望的。不幸的是，在 0.062 英寸的 4 層板上，各層之間的距離較遠(yuǎn)（至少 0.020 英寸，如圖 1 和圖 2 所示），并且層間電容很小。因此，就會(huì)出現(xiàn)上述的電場(chǎng)干擾。這可能不會(huì)導(dǎo)致信號(hào)完整性問(wèn)題，但肯定會(huì)產(chǎn)生更多的 EMI。這就是為什么在使用圖 1 和圖 2 所示的層疊時(shí)，我們避免更改層，特別是對(duì)于時(shí)鐘等高頻信號(hào)。
通常的做法是在過(guò)渡過(guò)孔附近添加一個(gè)去耦電容器，以降低返回電流所經(jīng)歷的阻抗（參見(jiàn)圖 5）。然而，這種去耦電容器由于其自諧振頻率較低，因此對(duì)于甚高頻信號(hào)無(wú)效。對(duì)于頻率高于 200-300 MHz 的交流信號(hào)，我們不能依靠去耦電容器來(lái)創(chuàng)建低阻抗返回路徑。因此，我們需要一個(gè)去耦電容器（對(duì)于 200-300 MHz 以下）和一個(gè)相對(duì)較大的板間電容以用于更高的頻率。

圖 5 圖片由Altium提供。

通過(guò)不改變關(guān)鍵信號(hào)的層可以避免上述問(wèn)題。然而，四層板的小板間電容導(dǎo)致了另一個(gè)嚴(yán)重的問(wèn)題：電力傳輸。時(shí)鐘數(shù)字IC通常需要大的瞬態(tài)電源電流。隨著 IC 輸出的上升/下降時(shí)間縮短，我們需要以更高的速率提供能量。為了提供電荷源，我們通常將去耦電容器放置在非?？拷總€(gè)邏輯 IC 的位置。然而，存在一個(gè)問(wèn)題：當(dāng)我們超出自諧振頻率時(shí)，去耦電容器無(wú)法有效地存儲(chǔ)和傳遞能量，因?yàn)樵谶@些頻率下，電容器將像電感器一樣工作。
由于當(dāng)今大多數(shù) IC 都具有快速上升/下降時(shí)間（約 500 ps），因此我們需要一個(gè)額外的去耦結(jié)構(gòu)，其自諧振頻率高于去耦電容器的自諧振頻率。電路板的層間電容可以是一種有效的去耦結(jié)構(gòu)，前提是各層彼此足夠接近以提供足夠的電容。因此，除了采用常用的去耦電容器外，我們更喜歡采用緊密間隔的電源層和接地層來(lái)為數(shù)字 IC 提供瞬態(tài)電源。
請(qǐng)注意，由于通用的電路板制造工藝，我們通常在四層板的第二層和第三層之間沒(méi)有薄絕緣體。在第 2 層和第 3 層之間具有薄絕緣體的四層板的成本可能比傳統(tǒng)的四層板高得多。