新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動(dòng)態(tài) > 報(bào)告稱三星 3nm 芯片良率已超過臺(tái)積電

報(bào)告稱三星 3nm 芯片良率已超過臺(tái)積電

作者: 時(shí)間:2023-07-18 來源:IT之家 收藏

IT之家 7 月 18 日消息,根據(jù) Hi Investment & Securities 機(jī)構(gòu)近日發(fā)布的報(bào)告,Samsung Foundry 在 工藝上的良率達(dá)到了 60%,高于臺(tái)積電(55%)。

本文引用地址:http://www.butianyuan.cn/article/202307/448710.htm

報(bào)道稱大力發(fā)展 ,不斷提升生產(chǎn)工藝、提高生產(chǎn)良率,目前已經(jīng)將良率提升到 60%,該媒體認(rèn)為會(huì)在超先進(jìn)芯片制造技術(shù)上勝過臺(tái)積電。

報(bào)告中也指出目前在 4nm 工藝方面良率為 75%,和臺(tái)積電(80%)存在差距,不過通過發(fā)力 ,有望在未來超過臺(tái)積電。

報(bào)告中還指出由于臺(tái)積電的大部分訂單都被蘋果預(yù)訂,英偉達(dá)、高通等公司都對(duì)三星的第二代 3nm(SF3)工藝感興趣。

IT之家此前報(bào)道,Samsung Foundry 在 SFF 2023 上公布的最新工藝技術(shù)路線圖,該公司計(jì)劃在 2025 年推出 2 納米級(jí)的 SF2 工藝,2027 年推出 1.4 納米級(jí)的 SF1.4 工藝。與此同時(shí),該公司還公布了 SF2 工藝的一些特性。




關(guān)鍵詞: 三星 3nm 晶圓代工

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉