LTspice中電流模式控制降壓變換器的分析

在本文中，我們使用電壓波形來探索CMC降壓轉換器中關鍵子電路的電氣行為。

在前兩篇文章中，我們探討了圖1所示的電流模式控制（CMC）降壓轉換器的設計原理和基本操作。在本文中，我們將使用模擬來對電路的電氣行為進行相當精細的分析。

峰值CMC降壓轉換器的LTspice示意圖。

圖1。在LTspice中實現的CMC降壓轉換器。

啟動行為

我的LTspice實現與我基于它的電路之間有兩個主要區(qū)別：

我們在上一篇文章的最后討論了缺乏坡度補償的問題。

我加入了額外的電路，可以幫助啟動調節(jié)器，我們現在將討論。

如果您檢查圖1，您將看到比較器的輸出沒有直接連接到SR鎖存器的重置線。由任意行為電壓源B1控制的PWMR信號反而驅動復位線。在標有TMR（表示“定時器”）的電壓源的幫助下，B1最初將PWMR連接到設置鎖存器的方波的反相版本。TMR電壓從0V逐漸上升到5V；在模擬開始后t=1ms處，它跨越2.5V。

這種情況導致B1斷開PWMR與反相振蕩器信號的連接，并將其連接到比較器的輸出。這聽起來可能很復雜，但這只是允許反饋回路工作的一種方式——它迫使調節(jié)器開始切換并產生一些電流和電壓動作。

如果你完全復制了我的電路，你就不需要啟動輔助電路，但即使是微小的調整也可能干擾啟動，如果調節(jié)器沒有切換，你就無法有效地診斷和糾正問題。

圖2顯示了沒有啟動輔助電路的示意圖。我們將使用此版本的示意圖進行本文中討論的模擬。請注意，比較器的輸出直接連接到鎖存器的復位引腳。

沒有啟動輔助電路的峰值CMC降壓轉換器的LTspice示意圖。

圖2:CMC降壓轉換器，無啟動輔助電路。

輸出收斂

圖3顯示了電壓調節(jié)器啟動后的瞬態(tài)行為。

CMC降壓轉換器在啟動后的電壓行為。輸出電壓短暫峰值，然后穩(wěn)定在所需水平。

圖3。CMC降壓轉換器啟動后的瞬態(tài)行為。

調節(jié)器只需要大約100μs就可以高精度地收斂到所需的輸出電壓上。正如我們在圖4中所看到的，波紋幅度相當低。

模擬CMC降壓轉換器的輸出紋波。

圖4。CMC降壓轉換器輸出紋波。

誤差放大器

正如我在前一篇文章中所解釋的，誤差放大器沒有直流反饋路徑，因此，如果輸出緩慢地高于或低于所需電壓，它將像比較器一樣工作。然而，在正常情況下，調節(jié)器回路鎖定在輸出電壓上。VFB和VREF之間的差異是由小的、頻繁發(fā)生的振幅變化引起的。這意味著誤差放大器的作用類似于放大器，而不是比較器，如圖5所示。

模擬CMC降壓轉換器中誤差放大器的電壓波形。

圖5。CMC降壓轉換器中的正常誤差放大器行為。

比較器和SR鎖存器

CONTROL信號成為允許電感器電流控制PWM動作的閾值。讓我們來看看這是如何工作的。

環(huán)路被設計為使得CONTROL信號相對于IND_RAMP信號處于適當的范圍內。系統的振蕩器連接到鎖存器的設置引腳。在每個開關周期的開始，振蕩器轉換到邏輯高，導致鎖存器的Q輸出依次轉換到邏輯低。這被稱為“設置”閂鎖。

如果Q為高電平，則主電源開關（M1）接通。當M1接通時，電流流過電感器，IND_RAMP上升。當表示電感器電流的電壓超過CONTROL建立的閾值電平時，比較器輸出變高。這導致鎖存器的Q輸出轉換為邏輯低，從而“重置”鎖存器?，F在M1關斷，電感器電流開始斜坡下降。振蕩器最終再次設置鎖存器，并且循環(huán)重復。

簡言之，以下事件在單個切換周期內按順序發(fā)生：

振蕩器達到邏輯高電平。

鎖存器的Q輸出變?yōu)檫壿嫺?。M1現在打開。

電感器電流增加。

表示電感器電流的電壓超過CONTROL閾值。

比較器輸出變高。

鎖存器的Q輸出變?yōu)檫壿嫷?。M1現已關閉。

電感器電流下降。

圖6中的多窗格圖很好地講述了這個故事，盡管您可能需要思考一段時間。

CMC降壓轉換器中比較器和SR鎖存器的電壓波形。

圖6。比較器和SR鎖存器在0.040ms周期內的電壓行為。

圖7中的版本更清楚地顯示了時序關系：PWM信號的邏輯高部分從振蕩器信號的上升沿開始，并在IND_RAMP達到CONTROL時結束，導致比較器重置鎖存器。

圖6中比較器和SR鎖存器的電壓波形，但時間較短。

圖7。比較器和SR鎖存器的電壓行為超過約0.015 ms。

占空比決定輸出電壓，但控制回路不必完全依賴輸出電壓來正確調整占空比。相反，輸出電壓通過誤差放大器提供閾值。電感器電流提供了控制功率開關的基本模式（因此電流模式控制）。

比較器輸出和開關狀態(tài)之間的聯系，以及開關狀態(tài)和電感器電流之間的聯系有時會導致IND_RAMP信號在CONTROL信號的上方和下方Z字形。這反過來又導致PWM信號中的雜散轉變。

這些轉變不會嚴重損害調節(jié)器的功能，但值得注意的是——至少出于模擬目的——你可以通過降低比較器的磁滯電壓來減輕它們。之前的圖是在磁滯電壓為10mV的情況下生成的。在圖8中，它被降低到1mV。

圖6和圖7中比較器和SR鎖存器的電壓波形，但磁滯減少了9mV。

圖8。具有磁滯的比較器和SR鎖存器的電壓行為從10mV降低到1mV。

這些結果看起來好多了。盡管如此，我認為這種磁滯調整只是在我的無噪聲模擬環(huán)境中的一種解決方案。在現實世界中，您需要根據應用程序中的噪聲量和類型來設置電路的磁滯。

總結

在本文中，我們檢查了與CMC降壓轉換器的輸出級、誤差放大器和PWM發(fā)生器相關的電壓波形。我希望你覺得這次討論內容豐富，并且你喜歡思考復雜的信號和組件相互作用，這些相互作用使穩(wěn)健的開關模式調節(jié)成為可能。