首發(fā)推遲？臺(tái)積電2nm真的用不起

蘋(píng)果原本計(jì)劃在今年推出的iPhone 17 Pro和iPhone 17 Pro Max兩款機(jī)型上搭載臺(tái)積電2nm處理器芯片，現(xiàn)如今可能會(huì)將時(shí)間推遲12個(gè)月至2026年。因此，將于今年下半年發(fā)布的iPhone 17系列中或?qū)⒉捎?nm的臺(tái)積電N3P工藝，而非2nm制程。

用不起的臺(tái)積電2nm工藝

目前，臺(tái)積電已在新竹寶山工廠開(kāi)始了2nm工藝的試產(chǎn)工作（每月5000片晶圓的小規(guī)模生產(chǎn)），初期良率是60%，這意味著有將近40%的晶圓無(wú)法使用，每片晶圓的代工報(bào)價(jià)可能高達(dá)3萬(wàn)美元。

第一座工廠計(jì)劃位于新竹縣寶山附近，毗鄰其專門(mén)為開(kāi)發(fā)N2技術(shù)及其后續(xù)技術(shù)而建的R1研發(fā)中心，預(yù)計(jì)將于2025年下半年開(kāi)始大批量生產(chǎn)（HVM）2nm芯片；第二座能夠生產(chǎn)N2芯片的制造廠將位于高雄科學(xué)園區(qū)，該園區(qū)是高雄附近南臺(tái)灣科學(xué)園區(qū)的一部分，HVM啟動(dòng)時(shí)間預(yù)計(jì)稍晚一些，可能在2026年左右。此外，臺(tái)積電正在努力獲得批準(zhǔn)，在臺(tái)中科學(xué)園區(qū)建造另一座具有N2能力的工廠。

2016年，制程技術(shù)演進(jìn)至10nm后，報(bào)價(jià)增幅顯著，達(dá)到6000美元；進(jìn)入7nm、5nm制程世代后，報(bào)價(jià)破萬(wàn)；相比于2nm，目前3nm晶圓的價(jià)格大約在1.85-2萬(wàn)美元/片之間。

以iPhone 18 Pro系列首發(fā)搭載的A20 Pro處理器為例，這顆首個(gè)利用臺(tái)積電2nm工藝制程的芯片，價(jià)格將由目前的50美元上漲至85美元，漲幅高達(dá)70%。由于先進(jìn)制程報(bào)價(jià)居高不下，芯片廠商成本高企，勢(shì)必將成本壓力轉(zhuǎn)嫁給下游客戶或終端消費(fèi)者。

2024年，高端智能手機(jī)集體用上了基于3nm工藝的旗艦芯片：驍龍8至尊版、天璣9400、A18系列都采用了臺(tái)積電3nm工藝。相比4nm工藝，3nm工藝的代工費(fèi)貴了不少，加上內(nèi)存儲(chǔ)存等核心元器件的漲價(jià)，讓驍龍8至尊版/天璣9400旗艦機(jī)的價(jià)格普遍上漲。以小米為例，小米15的起售價(jià)，比上代就上漲了500元。

而2nm將如期在2025年進(jìn)入量產(chǎn)，其量產(chǎn)曲線預(yù)計(jì)與3nm相似。臺(tái)積電正全力提升產(chǎn)能，通過(guò)設(shè)施投資，預(yù)計(jì)到2026年臺(tái)積電2nm制程產(chǎn)能將擴(kuò)大至8萬(wàn)片晶圓。據(jù)報(bào)道，臺(tái)積電已調(diào)整了對(duì)客戶的2025年代工報(bào)價(jià)，以緩解海外設(shè)施高昂運(yùn)營(yíng)成本和2nm部署成本造成的毛利率損失的影響。

不可否認(rèn)的是，高工藝的芯片確實(shí)帶來(lái)了更高的性能和更低的功耗，但隨之而來(lái)的高昂價(jià)格也讓許多客戶望而卻步。而臺(tái)積電之所以這么報(bào)價(jià)，當(dāng)然是因?yàn)椋簺](méi)有對(duì)手。

臺(tái)積電2nm工藝性能優(yōu)秀

晶體管的密度越大，就必然需要溝道長(zhǎng)度越來(lái)越小，而隨著溝道長(zhǎng)度的縮短，溝道管中的源極和漏極的距離也會(huì)越來(lái)越短。因此柵極很難再保證對(duì)溝道的控制能力，也意味著柵極電壓夾斷溝道的難度變大，即產(chǎn)生短溝道效應(yīng)，從而出現(xiàn)嚴(yán)重的電流泄露。

為了解決這個(gè)問(wèn)題，華人科學(xué)家胡正明在1999年提出了「鰭式場(chǎng)效應(yīng)晶體管（FinFET）架構(gòu)」。在這個(gè)結(jié)構(gòu)中，柵門(mén)被設(shè)計(jì)成了類似魚(yú)鰭狀的3D結(jié)構(gòu)，能夠讓晶體管溝道長(zhǎng)度減少的同時(shí)，大幅減少電流泄露的問(wèn)題。

FinFET架構(gòu)的出現(xiàn)，讓摩爾定律被續(xù)命將近20年，但自芯片代工行業(yè)進(jìn)入先進(jìn)制程后，該架構(gòu)也開(kāi)始逐漸失效，2nm的節(jié)點(diǎn)就被普遍認(rèn)為是“決戰(zhàn)節(jié)點(diǎn)” —— 全環(huán)繞柵極（GAA）納米片晶體管被提出。與FinFET相比，GAA架構(gòu)相當(dāng)于將柵極的鰭片旋轉(zhuǎn)90°，然后再在垂直方向上分成了多條鰭片，來(lái)增加其與溝道的接觸面積。

這條技術(shù)路線得到了業(yè)內(nèi)的廣泛認(rèn)可，但卻讓代工難度呈指數(shù)級(jí)上升。實(shí)際上，GAA技術(shù)在三星的3nm制程中就被搶先采用，但由于開(kāi)發(fā)難度過(guò)大且時(shí)間緊迫，其3nm試生產(chǎn)的良率不足20%，根本無(wú)法滿足量產(chǎn)需求，甚至無(wú)法自給自足。蘋(píng)果、高通、聯(lián)發(fā)科、英偉達(dá)等科技巨頭都將3nm芯片的訂單交給了臺(tái)積電，臺(tái)積電幾乎包攬了全球的3nm芯片產(chǎn)能。

相比于三星的“一步到位”，臺(tái)積電則選擇在2nm工藝中首次引入GAA架構(gòu)。此前在IEDM 2024大會(huì)上，臺(tái)積電披露了N2工藝的關(guān)鍵技術(shù)細(xì)節(jié)和性能指標(biāo)：對(duì)比3nm，晶體管密度增加15％，同等功耗下性能提升15％，同等性能下功耗降低24-35％。這一提升得益于GAA技術(shù)更低的閾值電壓，從而降低了漏電功耗。

對(duì)比傳統(tǒng)的FinFET晶體管：臺(tái)積電N2工藝可以在0.5-0.6V的低電壓下，獲得顯著的能效提升，可以將頻率提升大約20％，待機(jī)功耗降低大約75％；還應(yīng)用了全新的MOL中段工藝、BEOL后段工藝，電阻降低20％，能效更高；針對(duì)高性能計(jì)算應(yīng)用，臺(tái)積電2nm還引入了超高性能的SHP-MiM電容，容量大約每平方毫米200fF，可以獲得更高的運(yùn)行頻率。

按照臺(tái)積電的說(shuō)法，28nm工藝以來(lái)，歷經(jīng)六代工藝改進(jìn)，N2工藝單位面積的能效比已經(jīng)提升了超過(guò)140倍。

同時(shí)，臺(tái)積電還在研發(fā)N2P（N2增強(qiáng)版本），計(jì)劃2025年完成資格認(rèn)證階段，2026年下半年量產(chǎn)。與原始N2相比，N2P功耗降低5%-10%（在相同頻率和晶體管數(shù)量下）或性能提高5%-10%（在相同功率和晶體管數(shù)量下），并完全兼容N2。在歐洲開(kāi)放創(chuàng)新平臺(tái)論壇上臺(tái)積電宣布，Cadence和Synopsys的所有主要工具以及西門(mén)子EDA和Ansys的仿真和電遷移工具，都已為臺(tái)積電的N2P制造工藝做好準(zhǔn)備。

整個(gè)N2系列將增加臺(tái)積電的全新NanoFlex功能，該功能允許芯片設(shè)計(jì)人員混合和匹配來(lái)自不同庫(kù)的單元，可以優(yōu)化溝道寬度以提高性能和功率，然后構(gòu)建短單元（以提高面積和功率效率）或高單元（以提高15%的性能）。

另外，還預(yù)計(jì)臺(tái)積電將在2026年下半年開(kāi)始量產(chǎn)A16制程（即1.6nm），A16工藝將結(jié)合臺(tái)積電的超級(jí)電軌架構(gòu)，即背部供電技術(shù)。與N2P工藝相比，A16在相同工作電壓下速度快了8%-10%，或在相同速度下功耗降低15%-20%，同時(shí)密度提高至原來(lái)的1.1倍。

值得注意的是，因?yàn)榕_(tái)積電2nm的報(bào)價(jià)太高，高通已經(jīng)在考慮使用三星2nm的工藝。相關(guān)報(bào)道稱，高通在測(cè)試三星的2nm工藝，不過(guò)尚未敲定高通是否會(huì)將訂單交給三星。畢竟在驍龍8+Gen1表現(xiàn)不俗之后，高通的驍龍8Gen2、驍龍8Gen3、驍龍8至尊版等旗艦芯片，都是由臺(tái)積電代工。而且在驍龍8至尊版轉(zhuǎn)向自研CPU架構(gòu)后，CPU超大核主頻達(dá)到了驚人的4.32GHz，功耗要求極高，現(xiàn)在確實(shí)是只有臺(tái)積電才能做到。

AI應(yīng)用的爆發(fā)式增長(zhǎng)，讓各大芯片廠商紛紛爭(zhēng)搶臺(tái)積電3nm的產(chǎn)能，臺(tái)積電用十個(gè)月完成了2023年全年業(yè)績(jī)。而且不難推測(cè)，所有3nm的客戶都會(huì)在后續(xù)采用2nm制程。在這樣的背景下，臺(tái)積電董事長(zhǎng)兼首席執(zhí)行官魏哲家曾自信地表示，2nm工藝的需求空前高漲，目前2nm的規(guī)劃產(chǎn)能已經(jīng)超過(guò)3nm。

臺(tái)積電N2還有對(duì)手嗎？

2nm芯片的價(jià)格如此高昂，一方面是因?yàn)楦鱾€(gè)環(huán)節(jié)的成本都在上升，另一方面也是因?yàn)榕_(tái)積電在芯片代工行業(yè)中，已經(jīng)形成了事實(shí)上的壟斷。僅在今年，臺(tái)積電便兩次提高其代工費(fèi)用，不僅是對(duì)3nm工藝制程，甚至5nm工藝制程的價(jià)格亦被提高4%-10%。

由于半導(dǎo)體設(shè)計(jì)企業(yè)在3nm以下的先進(jìn)工藝中對(duì)臺(tái)積電的依賴程度不斷加深，而臺(tái)積電產(chǎn)能不足、價(jià)格上漲，半導(dǎo)體設(shè)計(jì)企業(yè)對(duì)代工廠商多元化的意愿也在不斷增強(qiáng)。那么在進(jìn)入2nm工藝時(shí)代后，行業(yè)內(nèi)還有能掣肘臺(tái)積電的力量嗎？

臺(tái)積電的競(jìng)爭(zhēng)對(duì)手三星正在全力提升2nm制程良率，并推動(dòng)現(xiàn)有客戶日本PFN等公司進(jìn)行測(cè)試，以爭(zhēng)奪2nm制程市場(chǎng)。三星在3nm工藝制程上跌了個(gè)大跟頭后，立志要在2nm工藝制程上完成追趕。

此前業(yè)內(nèi)就有傳聞稱，三星已經(jīng)有暫停3nm工藝開(kāi)發(fā)，全力“All in”2nm工藝的打算。業(yè)內(nèi)人士透露，三星在其平澤P2和P3生產(chǎn)基地的4nm、5nm和7nm制程中，已有超過(guò)30%的代工生產(chǎn)線停產(chǎn)，并計(jì)劃在年底前將停產(chǎn)比例擴(kuò)大至約50%。而3nm的情況更不樂(lè)觀，報(bào)道指出三星目前第一代的3nm制程工藝目前良率只有60%。

考慮到其位于華城的S3產(chǎn)線，在還未正式量產(chǎn)3nm晶圓前，就開(kāi)始計(jì)劃將設(shè)備升級(jí)為2nm工藝的配套設(shè)備，這種說(shuō)法可能并非空穴來(lái)風(fēng)。但按照三星的規(guī)劃，其2nm產(chǎn)能至少要到2027年才能量產(chǎn)。

三星2nm工藝不僅要面對(duì)良品率較低的老問(wèn)題，而且還要將性能功耗提升到客戶所期望的水平，這可能是承受了數(shù)萬(wàn)億韓元虧損的三星代工業(yè)務(wù)的最后機(jī)會(huì)。三星代工翻車是從高通驍龍888芯片出現(xiàn)了過(guò)熱問(wèn)題開(kāi)始，這是由于當(dāng)時(shí)三星的5nm工藝結(jié)合Arm的X1超大核心功耗過(guò)高導(dǎo)致的，因此從驍龍8+ Gen1開(kāi)始，高通驍龍8系平臺(tái)轉(zhuǎn)投臺(tái)積電。如果驍龍平臺(tái)轉(zhuǎn)向三星2nm工藝制程，那么其功耗問(wèn)題將會(huì)是業(yè)內(nèi)關(guān)注的熱點(diǎn)。

另一邊的英特爾，雖然已經(jīng)完成18A工藝（等效2nm）的試生產(chǎn)工作，但被曝良率過(guò)低，且公司正處于動(dòng)蕩期，量產(chǎn)時(shí)間也是遙遙無(wú)期。臺(tái)積電過(guò)于有統(tǒng)治力的市場(chǎng)主導(dǎo)地位在2nm制程上仍會(huì)延續(xù)。從目前的進(jìn)度來(lái)看，先進(jìn)制程的主要競(jìng)爭(zhēng)者在2nm上依舊不能望其項(xiàng)背。