應(yīng)用于鎖相環(huán)的脈寬調(diào)整電路的設(shè)計(jì)

前言

在鎖相環(huán)PLL、DLL和時(shí)鐘數(shù)據(jù)恢復(fù)電路CDR等電路的應(yīng)用中，人們普遍要求輸出時(shí)鐘信號(hào)有50%的占空比，以便在時(shí)鐘上升及下降沿都能夠采樣數(shù)據(jù)，最大限度地提高數(shù)據(jù)傳輸?shù)乃俣取榱诉_(dá)到這一需求，我們經(jīng)常需要在時(shí)鐘的輸出加入脈寬調(diào)整電路來(lái)得到一個(gè)占空比盡可能達(dá)到50%的時(shí)鐘信號(hào)。

近年來(lái)誕生了許多種類的脈寬調(diào)整電路。這些電路大致可以分為以下三類：第一類最為簡(jiǎn)單，即采用2分頻器產(chǎn)生占空比為50％的時(shí)鐘，2分頻器并不是專為調(diào)整占空比而采用的，但的確達(dá)到了這一需求；第二類通過(guò)負(fù)反饋機(jī)制，采用數(shù)字或模擬控制，調(diào)整信號(hào)占空比，這類電路最主要考慮的是系統(tǒng)穩(wěn)定性；最后一種是采用復(fù)雜數(shù)字算法的占空比調(diào)整電路，其實(shí)現(xiàn)相對(duì)比較復(fù)雜。因此本文主要分析設(shè)計(jì)前兩種類型的脈寬調(diào)整電路。

2分頻器作為脈寬調(diào)整電路

絕大多數(shù)PLL中使用2分頻prescaler電路處理VCO輸出的高頻信號(hào)，既實(shí)現(xiàn)了反饋路徑上的預(yù)分頻要求，降低了后續(xù)反饋分頻電路的工作頻率和功耗；又實(shí)現(xiàn)了對(duì)輸出信號(hào)脈寬的調(diào)整，基本滿足了50％占空比的要求。但其最大的缺點(diǎn)在于減少了壓控振蕩器VCO一半的輸出信號(hào)范圍，對(duì)于高頻信號(hào)的50%占空比需求，這一缺點(diǎn)體現(xiàn)得比較明顯。

通常我們采用靜態(tài)D觸發(fā)器實(shí)現(xiàn)2分頻，為了實(shí)現(xiàn)在高頻工作時(shí)降低功耗，現(xiàn)在越來(lái)越多采用動(dòng)態(tài)邏輯電路實(shí)現(xiàn)2分頻。圖1是一種傳統(tǒng)的九管實(shí)現(xiàn)的動(dòng)態(tài)2分頻器。當(dāng)時(shí)鐘￠為低電平時(shí)，第一級(jí)時(shí)鐘開(kāi)關(guān)導(dǎo)通，采樣輸入信號(hào)，這時(shí)第二級(jí)輸出的高電平保證了該電路的即時(shí)輸出是前一次采樣保持得到的信號(hào)，該信號(hào)電荷儲(chǔ)存于輸出節(jié)點(diǎn)的寄生電容。由于現(xiàn)代CMOS工藝已經(jīng)進(jìn)入深亞微米階段，晶體管的漏電流現(xiàn)象越發(fā)明顯，因此，該電路正常工作的頻率不能太低。當(dāng)￠變?yōu)楦唠娖胶?，第一?jí)剛才所采樣的信號(hào)正確到達(dá)第三級(jí)的輸入端，￠的高電平使得這一級(jí)成為普通反相器，實(shí)現(xiàn)了觸發(fā)器的功能。由于采用了動(dòng)態(tài)機(jī)制，利用寄生電容采樣保持信號(hào)，減少了直流通路，降低了功耗，與靜態(tài)邏輯實(shí)現(xiàn)方法相比，所用晶體管數(shù)量大大減少。該電路設(shè)計(jì)中，主要考慮時(shí)鐘MOS開(kāi)關(guān)的導(dǎo)通電阻和開(kāi)關(guān)速度的折中以及信號(hào)上升下降時(shí)間的大致匹配。為提高該電路的速度，可以按照?qǐng)D2所示改進(jìn)，與圖1電路相比，時(shí)鐘MOS開(kāi)關(guān)更靠近電地，因此速度更快。對(duì)圖2電路仿真結(jié)果表明，該電路最高工作頻率可以達(dá)到12GHz。

圖1 傳統(tǒng)的動(dòng)態(tài)觸發(fā)器

圖2 改進(jìn)的動(dòng)態(tài)觸發(fā)器

負(fù)反饋脈寬調(diào)整電路

同鎖相環(huán)電路利用負(fù)反饋機(jī)制鎖定相位的原理類似，我們同樣可以利用負(fù)反饋機(jī)制構(gòu)建簡(jiǎn)單系統(tǒng)來(lái)調(diào)整信號(hào)占空比。該系統(tǒng)主要有以下幾個(gè)模塊構(gòu)成：壓控脈寬調(diào)整器、脈寬電壓轉(zhuǎn)換器和電壓比較器等。系統(tǒng)模塊圖如圖3所示。

圖3 負(fù)反饋脈寬調(diào)整電路模塊

壓控脈寬調(diào)整器可由壓控延時(shí)線VCDL和鑒相器PD組成。簡(jiǎn)單的VCDL可以由一串反相器構(gòu)成，其輸出信號(hào)是輸入信號(hào)的延時(shí)，延時(shí)大小由控制電壓VC決定；鑒相器PD可由靜態(tài)RS觸發(fā)器構(gòu)成。兩個(gè)同頻存在延時(shí)的信號(hào)輸入鑒相器后，檢測(cè)的是兩信號(hào)上升沿之差，即產(chǎn)生了脈寬與延時(shí)成線性關(guān)系(延時(shí)小于一個(gè)周期)的同頻輸出，延時(shí)越長(zhǎng)(在一個(gè)周期范圍內(nèi))，則PD輸出信號(hào)的占空比越大。因此，要實(shí)現(xiàn)寬范圍信號(hào)占空比的調(diào)節(jié)，重要的是實(shí)現(xiàn)VCDL的寬范圍。

另外一種更為簡(jiǎn)單的壓控脈寬調(diào)整器是脈寬伸縮電路，如圖4所示。該電路通過(guò)調(diào)整信號(hào)不同的上升/下降延時(shí)達(dá)到調(diào)整占空比的目的。圖中靠近電地的MOS管電流源的電流大小由控制電平VC決定?？刂齐妷狠^大時(shí)，NMOS電流鏡的電流大于PMOS電流源中的電流，信號(hào)上升比下降要慢，反之亦然。因此，改變控制電壓的大小，即實(shí)現(xiàn)了信號(hào)上升下降延時(shí)的不同，從而實(shí)現(xiàn)了脈寬的調(diào)節(jié)。

圖4 壓控脈寬調(diào)整器

設(shè)計(jì)該電路時(shí)，傳輸信號(hào)反相器中的MOS管采用最小特征尺寸，并保證較大的寬度，使MOS管開(kāi)關(guān)迅速，提高電路的工作頻率；作為電流源使用的MOS管，為減少溝長(zhǎng)調(diào)制效應(yīng)，晶體管的長(zhǎng)度應(yīng)該比較大，這樣對(duì)減少噪聲也有幫助。另外要注意的是，當(dāng)控制電壓處于電源電壓一半時(shí)，調(diào)整P、N電流源電流基本一致，這一要求確定了它們的相對(duì)寬長(zhǎng)比，對(duì)擴(kuò)大電路工作范圍有重要的作用。由于電路調(diào)整了信號(hào)上升/下降的延時(shí)，有可能在高頻應(yīng)用時(shí)會(huì)對(duì)信號(hào)的完整性有所傷害，因此必須在該電路的輸出加上緩沖器，根據(jù)負(fù)載決定緩沖器的驅(qū)動(dòng)能力。為了適應(yīng)后續(xù)模塊比較的要求，需要產(chǎn)生相位互補(bǔ)信號(hào)。該電路可由兩條反相器鏈組成。由于正相路徑比反相路徑少一級(jí)，為保證信號(hào)的相位互補(bǔ)，我們對(duì)正相路徑的負(fù)載增加MOS電容，通過(guò)增大正相路徑延時(shí)來(lái)達(dá)到互補(bǔ)的要求。

脈寬調(diào)整電路中的另一個(gè)模塊是脈寬電壓轉(zhuǎn)換器，它的功能是產(chǎn)生與脈寬成線性關(guān)系的電壓信號(hào)。本設(shè)計(jì)中采用兩個(gè)對(duì)稱的轉(zhuǎn)換器實(shí)現(xiàn)對(duì)壓控脈寬調(diào)整器輸出互補(bǔ)信號(hào)的脈寬比較。如果輸出時(shí)鐘是50%占空比，其互補(bǔ)信號(hào)脈寬基本一致，則兩轉(zhuǎn)換器的輸出電平也是基本相同的。由于考慮的是電壓相對(duì)值，因此脈寬電壓轉(zhuǎn)換過(guò)程中產(chǎn)生的一些非理想因素，比如充放電流不匹配、電荷共享等，可以忽略。該轉(zhuǎn)換器的基本原理是由脈寬控制電流源對(duì)電容充放電。在脈寬比較極端的情況時(shí)，該電路也能夠正常反映當(dāng)前信號(hào)占空比的正確關(guān)系。

系統(tǒng)中另一個(gè)模塊是電壓比較器，它在整個(gè)負(fù)反饋系統(tǒng)中起著重要的作用。本設(shè)計(jì)中采用跨導(dǎo)運(yùn)算放大器OTA對(duì)脈寬電壓轉(zhuǎn)換器輸出的電壓值進(jìn)行比較，并產(chǎn)生壓控脈寬調(diào)整器所需的控制電壓VC，構(gòu)成整個(gè)系統(tǒng)的負(fù)反饋回路。該OTA需要較高的直流增益和較大的帶寬。為了更好地保證整個(gè)環(huán)路的穩(wěn)定性，放大器采用一級(jí)折疊共源共柵結(jié)構(gòu)。圖5為該放大器的電路圖。

圖5 折疊共源共柵跨導(dǎo)運(yùn)算放大器

當(dāng)壓控脈寬調(diào)整器輸出信號(hào)具有約50%占空比時(shí)，轉(zhuǎn)換器的輸出電壓維持在較小的值(考慮充放電荷大致相同)，因此，采用PMOS管作為放大器的差分輸入符合輸入范圍的要求。為了擴(kuò)大輸出范圍，放大器采用了寬范圍Cascode電流鏡作為有源負(fù)載。

經(jīng)過(guò)仿真可得，該放大器直流增益達(dá)65dB，完全滿足系統(tǒng)要求。為了保證反饋環(huán)路穩(wěn)定以及減少控制電壓上的紋波(ripple),放大器的負(fù)載電容應(yīng)取得較大一些，以降低主極點(diǎn)頻率?？紤]面積方面的因素，該電容可以采用NMOS電容，這種電容的單位面積電容值比其他類型的集成電容都要大的多。該電容的缺點(diǎn)是電容值受工藝、電壓等因素變化較大，而且漏電隨柵氧化層厚度減小而增大，但在此處做相位補(bǔ)償和濾波之用，可以忽略這些缺點(diǎn)。

整個(gè)系統(tǒng)中最重要的是系統(tǒng)環(huán)路穩(wěn)定性的問(wèn)題，該閉環(huán)系統(tǒng)的環(huán)路增益是：Loop gain=1/(1+s/p1)A0/(1+s/p2)只要放大器的負(fù)載電容足夠大(大約30pF)，就可以使環(huán)路有足夠的相位裕度保證整個(gè)閉環(huán)系統(tǒng)的穩(wěn)定。典型的二階系統(tǒng)控制電壓穩(wěn)定曲線如圖6所示。在脈寬電壓轉(zhuǎn)換器中，我們可以采用類似于電賀泵的電容充放電結(jié)構(gòu)，也可以采用本次設(shè)計(jì)中采用的簡(jiǎn)單低通濾波器結(jié)構(gòu)?？紤]到這兩種結(jié)構(gòu)所引入的極點(diǎn)p1的位置不同，因此后者更加容易穩(wěn)定。

圖6 典型的二階系統(tǒng)控制電壓穩(wěn)定曲線

該系統(tǒng)在SMIC 180nm數(shù)字工藝下，采用Cadence公司的Spectre仿真器通過(guò)仿真，工作頻率范圍100MHz～1.5GHz，穩(wěn)定時(shí)間約在1～3μs，有效輸入占空比為30%～70%，輸出占空比誤差在0.5%之內(nèi)，基本滿足了寬范圍應(yīng)用中所需的50%占空比設(shè)計(jì)要求。

該系統(tǒng)的誤差主要來(lái)自環(huán)路有限的增益以及控制電壓上的紋波抖動(dòng)。另外，保證壓控脈寬調(diào)整器足夠的范圍和線性度，都對(duì)提高系統(tǒng)的性能有重要的作用。因此在壓控脈寬調(diào)整器中采用VCDL結(jié)構(gòu)比直接采用脈寬伸縮電路有優(yōu)勢(shì)，但脈寬伸縮結(jié)構(gòu)實(shí)現(xiàn)更為簡(jiǎn)單。