ARM11 s3c6410系列教程之一：時(shí)鐘
—— ARM11s3c6410系列教程之一時(shí)鐘
作者：Machinnneee
時(shí)間：2013-12-24
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
CLK_DIV0寄存器主要用于系統(tǒng)時(shí)鐘的設(shè)置，寄存器意義如下：
本文引用地址：http://butianyuan.cn/article/203122.htm
APLL、MPLL通過(guò)ARM_RATIO 和MPLL_RATIO寄存器來(lái)設(shè)置。通過(guò)設(shè)置CLK_DIV0可以實(shí)現(xiàn)各種時(shí)鐘在需要的時(shí)鐘下。
具體設(shè)置如下：
我們確定MDIV為266，PDIV為3，SDIV為1，則FOUT=266*12/(3*21)=532MHz, 這樣就可以完成我們的高頻率工作了。APLL_CON寄存器各位意義如下：
我們確定MDIV為266，PDIV為3，SDIV為1，則FOUT=266*12/(3*21)=532MHz,
這樣就可以完成我們的高頻率工作了。具體設(shè)置如下：
下面來(lái)看下系統(tǒng)如何達(dá)到你想需要的時(shí)鐘頻率：
當(dāng)系統(tǒng)供電后，復(fù)位開(kāi)關(guān)為低時(shí)，XTIpll開(kāi)始起振在12MHz，當(dāng)復(fù)位開(kāi)關(guān)為高時(shí)，系統(tǒng)時(shí)鐘開(kāi)始開(kāi)始工作在12MHz，這時(shí)通過(guò)設(shè)置PLL LOCK時(shí)間，在這段時(shí)間內(nèi)，VCO可以使系統(tǒng)的時(shí)鐘達(dá)到我們需要的532MHz，通過(guò)設(shè)置時(shí)鐘源選擇控制器低三位為1來(lái)使用532MHz的時(shí)鐘，這時(shí)，系統(tǒng)就達(dá)到了532MHz了。其余的時(shí)鐘設(shè)置也如此。
評(píng)論