采用線陣CCD的便攜式光譜采集系統(tǒng)設(shè)計(jì)(一)

　　2 光譜采集系統(tǒng)中關(guān)鍵硬件電路設(shè)計(jì)

　　光譜采集系統(tǒng)的硬件電路主要用來實(shí)現(xiàn)物質(zhì)吸收光譜的采集、轉(zhuǎn)換以及對(duì)轉(zhuǎn)換后的光譜數(shù)據(jù)進(jìn)行適當(dāng)?shù)奶幚?，因此，穩(wěn)定、高精度的硬件電路是光譜采集系統(tǒng)有效精確工作的基礎(chǔ)。

　　2．1 CCD驅(qū)動(dòng)及CCD預(yù)處理電路設(shè)計(jì)的研究

　　CCD的正常工作需要精確時(shí)鐘的配合，選用TCD1208AP線陣CCD作為本文的光電轉(zhuǎn)換器件，其需要四路時(shí)鐘脈沖的驅(qū)動(dòng)：SH，φ1，φ2，RS。四路脈沖的幅值為5 V，屬于標(biāo)準(zhǔn)的TTL邏輯電平。在驅(qū)動(dòng)設(shè)計(jì)時(shí)可以使用微處理器來實(shí)現(xiàn)也可以使用FPGA或者CPLD等邏輯陣列來實(shí)現(xiàn)。但微處理器的時(shí)鐘精確度相對(duì)于邏輯陣列比較低，且存在相位不同步的問題，因此，本文設(shè)計(jì)的方案使用CPLD來實(shí)現(xiàn)，其芯片為Altera公司的MAX7000系列的EPM7064SIA4，其IO口具有5 V電平的輸出能力，可以和TCD1208AP直接連接而無需其他電平轉(zhuǎn)換芯片，硬件連接圖如圖3所示。

　　CPLD使用10 MHz的有源晶振輸入，為了提高CPLD的驅(qū)動(dòng)能力，使用了反相器74HC04對(duì)CPLD輸出的驅(qū)動(dòng)脈沖進(jìn)行放大，由于74HC04的反相作用，因此，CPLD的驅(qū)動(dòng)脈沖的高低電平與正常驅(qū)動(dòng)CCD的脈沖必須是反相的。CPLD輸入的時(shí)鐘clk為10 MHz，通過HLD硬件編程語言實(shí)現(xiàn)十分頻，輸出1 MHz的CCD復(fù)位脈沖。

　　1．2 節(jié)討論利用VOS與VDOS的加減運(yùn)算來實(shí)現(xiàn)光譜

　　信號(hào)中直流電平的濾除，硬件則利用運(yùn)算放大器來實(shí)現(xiàn)這一過程。本系統(tǒng)采用AD公司的AD8051運(yùn)算放大器，其工作帶寬最高達(dá)110MHz，較低的建立時(shí)間使得其處理高頻信號(hào)的能力較強(qiáng)，根據(jù)基本運(yùn)算放大器計(jì)算規(guī)則，得出輸出信號(hào)Vout為：

　　調(diào)節(jié)R9的值則可以改變Vout的輸出值，此時(shí)的Vout就是沒有直流電平的物質(zhì)光譜吸收信號(hào)。

　　經(jīng)過處理后的物質(zhì)吸收光譜信號(hào)，進(jìn)入AD轉(zhuǎn)換模塊，在該模塊可以對(duì)光譜信號(hào)中的復(fù)位脈沖進(jìn)行濾除，從而得到有效的光譜信號(hào)。采用的AD轉(zhuǎn)換芯片是BB公司的8 bit模擬到數(shù)字轉(zhuǎn)換芯片，其采樣率可以達(dá)到60 MHz以及49．5 DB的高信噪比，使得其轉(zhuǎn)換速率和精度滿足光譜采集系統(tǒng)的高速和高精度的要求。ADS830需要4個(gè)時(shí)鐘周期才能完成數(shù)據(jù)采樣和數(shù)字信號(hào)的輸出，在接收ADS830轉(zhuǎn)換的數(shù)字信號(hào)時(shí)需要控制好接收數(shù)據(jù)的時(shí)刻，以便準(zhǔn)確無誤的得到需要的數(shù)據(jù)。

　　圖4為使用ADS830來進(jìn)行光譜數(shù)據(jù)數(shù)字化的轉(zhuǎn)換電路，ANALOGIN輸入則是通過AD8051后處理的不帶直流電平的光譜數(shù)據(jù)。由于ADS830的輸入端電壓范圍是1．5～3．5 V，因此，為了使得經(jīng)過AD8051的光譜信號(hào)處于這一范圍，需要通過調(diào)節(jié)R9的值來實(shí)現(xiàn)。D1～D8則是轉(zhuǎn)換后的光譜信號(hào)，該信號(hào)送入微處理器進(jìn)行后續(xù)處理。