新聞中心

EEPW首頁 > 模擬技術(shù) > 設計應用 > 意法愛立信移動平臺多核處理技術(shù)(三)

意法愛立信移動平臺多核處理技術(shù)(三)

作者: 時間:2013-10-14 來源:網(wǎng)絡 收藏
硅制造工藝的新進展: FD-SOI

近些年,為確保硅制造技術(shù)節(jié)點進一步降低,突破傳統(tǒng)技術(shù)即將達到的極限,半導體企業(yè)進行了大量新技術(shù)研發(fā),取得了很多具有突破性的開發(fā)成果,例如, FinFET 和 FD-SOI 制造工藝。

意法·將意法半導體的FD-SOI (全耗盡型絕緣體上硅)技術(shù)用于其性能非常優(yōu)異的下一代28nm 。在這里,我們只從計算性能的角度簡要分析FD-SOI 的技術(shù)優(yōu)勢,說明此項技術(shù)如何能夠進一步提升單核處理器的性能,讓我們繼續(xù)專注速度更快的雙核處理器,以獲得更高的軟件性能。

如圖7 所示,由于插入超溥埋氧層襯底,F(xiàn)D-SOI 使晶體管電特性得到大幅提升,同時繼續(xù)使用非常成熟的平面工藝制造芯片。

意法愛立信移動平臺多核處理技術(shù)(三)

下面概括FD-SOI 的優(yōu)點

· 速度更快:在相同的技術(shù)節(jié)點,F(xiàn)D-SOI 晶體管的溝道比體效應晶體管的溝道短,而且前者是全耗盡型溝道,無摻雜劑。在這兩個因素共同作用下,F(xiàn)D-SOI 晶體管在相同電壓時開關(guān)速度更快,在功耗相同條件下,高壓工作頻率提高35%,低壓工作頻率提高。

· 功耗更低:有多個因素促使功耗降低:全耗盡溝道消除了漏極引起的寄生效應,在低功耗模式,可更好地限制載流子從源極流向漏極;更厚的柵電介質(zhì)層可降低柵極泄漏電流;更好地控制體偏壓技術(shù) (為更好地控制速度和功耗而向晶體管體施加的電壓)。結(jié)果,在高性能時,功耗降低 35%;在低性能時,功耗降幅更大,高達50% 。

· 工藝更簡單:FD-SOI 制造工藝與28nm 體效應技術(shù)(bulk)的相近程度達到 90%,總工序減少15%,研發(fā)周期更短。此外,F(xiàn)D-SOI 技術(shù)無需壓力源或其它類似的復雜技術(shù),而其它工藝可能需要這些技術(shù)。最終工藝的復雜度低于體效應技術(shù),遠遠低于技術(shù)。

意法愛立信移動平臺多核處理技術(shù)(三)

從微處理器設計角度看, 相對于體效應技術(shù),F(xiàn)D-SOI 的優(yōu)勢十分明顯(見圖

· 電壓/功耗相同時,F(xiàn)D-SOI 可取得更高的頻率,或者在頻率相同時,F(xiàn)D-SOI 的功耗更低;

· 可取得的最高頻率更高

· 采用FD-SOI 技術(shù)的處理器能夠以更低的電壓維持非常不錯的頻率 (比如,1GHz,0.65V),在低功耗模式時, FD-SOI 的對比優(yōu)勢更加突出,如圖8 的低壓區(qū)所示,在低功耗模式,的頻率比bulk 技術(shù)高100%。

在高頻率時,能效提高幅度大約35%。在大量的用例中,這個成績足以讓FD-SOI 雙核處理器戰(zhàn)勝速度較慢的bulk 四核處理器,如前文所述,這是因為目前軟件性能提升受限。

在低功耗方面,F(xiàn)D-SOI 技術(shù)的影響更大,無需采用更復雜且還不成熟的異構(gòu)處理器降低功耗的方式。

上文論述的擴展的工作模式是以前提到的FD-SOI 的技術(shù)優(yōu)勢共同實現(xiàn)的,其中體偏壓(body biasing)扮演重要作用。體偏壓是在晶體管體上施加特定電壓,根據(jù)每個特定工作模式優(yōu)調(diào)晶體管特性。FD-SOI 技術(shù)無需體效應晶體管的管體與源漏極之間的寄生二極管,所以,F(xiàn)D-SOI 準許施加電壓范圍更寬的偏壓。


上一頁 1 2 下一頁

關(guān)鍵詞: 愛立信 移動平臺 多核 處理技術(shù)

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉