新聞中心

IC測試常見問答

作者: 時間:2013-09-22 來源:網(wǎng)絡(luò) 收藏
: 0px; PADDING-BOTTOM: 0px; MARGIN: 20px 0px 0px; WORD-SPACING: 0px; FONT: 14px/25px 宋體, arial; TEXT-TRANSFORM: none; COLOR: rgb(0,0,0); TEXT-INDENT: 0px; PADDING-TOP: 0px; WHITE-SPACE: normal; LETTER-SPACING: normal; BACKGROUND-COLOR: rgb(255,255,255); orphans: 2; widows: 2; webkit-text-size-adjust: auto; webkit-text-stroke-width: 0px">  請問用TL494控制直流180W有刷電機。電機初始階段為何有噪音,怎樣消除?謝謝。

  IC出廠時都經(jīng)過了100%測試的,測試通過的芯片參數(shù)都在標準值以內(nèi)。良莠不齊的情況如果在Datasheet列出的參數(shù)表以外,就是不合格品(正宗廠家出貨不會出現(xiàn)的)??蛻魧π酒瑴y試投入太大,我的看法是沒有必要。不知道你們用的是什么片子?怎會出現(xiàn)這種情況?

  FE是什么工作?學要什么準備知識?職業(yè)發(fā)展前途如何? 問題如題目樓主是紐卡時而大學~~^_^方便看英超了。

  FE=failure analysis, 屬于DA的一種,不合格產(chǎn)品的分析,手段包括物理切開后用電子顯微鏡或光學顯微鏡觀察,還有用BENCHTEST測試電器性能,如VI,IDD,等等。

  DFT (design for test設(shè)計IC時,把IC可測試性考慮進來,以達到將來易測試的目的的一個步驟)is including: Scan Chain(對時序電路的一種測試方法,在電路內(nèi)部建立一個的測試環(huán)路), Boundary Scan(同上,測試環(huán)路過程), Logic BIST (邏輯電路內(nèi)建測試)and Memory BIST(存儲電路內(nèi)建測試).

  Test Pattern Generation(測試圖形向量產(chǎn)生): Deterministic Pattern(定性圖形向量), Random Pattern or ATPG(自動測試向量產(chǎn)生的隨機圖形向量)

  Test Pattern Compression(測試圖形向量壓縮): Fault Simulation(錯誤模擬), even with MISR(MISR=multi input Shift Register).

  reaking :先問題問題吧! Code631老兄,可做過chipset的測試嗎?

  code631 :chipset應(yīng)該不難吧,純LOGIC的東西。

  reaking :北橋基本上是屬于純邏輯的東西,但是南橋好像并不如此。而且現(xiàn)在速度越來越快,好像問題也就越來越多。能講一下如何深入地了解chipset嗎?

  fuqipan1 哪里可以找到測試報告之類的資料!特別是pwm的!謝謝!


上一頁 1 2 3 4 下一頁

關(guān)鍵詞: IC測試

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉