時(shí)鐘抖動(dòng)時(shí)域分析(中)

　　不匹配的原因是，計(jì)算得出的孔徑抖動(dòng)是基于時(shí)鐘源生成器的快速轉(zhuǎn)換速率。CDCE72010的LVCMOS輸出消除了時(shí)鐘信號(hào)的高階諧波，其有助于形成快速升降沿。圖13所示波形圖表明了帶通濾波器急劇降低未濾波LVCMOS輸出轉(zhuǎn)換速率，以及將方波轉(zhuǎn)換為正弦波的過程。

　　圖13 時(shí)鐘抖動(dòng)對(duì)采樣時(shí)鐘轉(zhuǎn)換速率的影響

　　表4 90-fs時(shí)鐘抖動(dòng)的SNR結(jié)果

改善轉(zhuǎn)換速率的一種方法是：在CDCE72010的LVCMOS輸出和帶通濾波器之間添加一個(gè)具有相當(dāng)量增益的低噪聲RF放大器，參見圖14。該放大器應(yīng)該放置于濾波器前面，這樣便可以將其對(duì)時(shí)鐘信號(hào)的噪聲影響程度限定在濾波器帶寬，而非ADC的時(shí)鐘輸入帶寬。由于下一個(gè)試驗(yàn)的放大器具有21dB的增益，因此我們在帶通濾波器后面增加了一個(gè)可變衰減器，旨在匹配濾波后LVCMOS信號(hào)到時(shí)鐘生成器濾波后輸出的轉(zhuǎn)換速率。該衰減器可防止ADC的時(shí)鐘輸入超出最大額定值。

　　圖14 帶通濾波器前面添加RF放大器來降低轉(zhuǎn)換速率

　　通過在時(shí)鐘輸入通路中安裝低噪聲RF放大器，兩個(gè)數(shù)據(jù)轉(zhuǎn)換器重復(fù)進(jìn)行了高輸入頻率的SNR測量，其結(jié)果如表5所示。我們可以看到，測得SNR和預(yù)計(jì)SNR匹配的非常好。使用下面的方程式 5，計(jì)算得到的時(shí)鐘抖動(dòng)值在90-fs時(shí)鐘抖動(dòng)的5fs以內(nèi)，其結(jié)果通過相位噪聲測得推導(dǎo)得出。