通用陣列邏輯GAL簡介

　　什么是GAL？

　　GAL，generic array logic的簡稱，意為通用陣列邏輯。GAL器件是從PAL發(fā)現(xiàn)過來的，采用了EECMOS工藝使得該器件的編程非常方便，另外由于其輸出采用了邏輯宏單元結(jié)構（OLMC—Output Logic Macro Cell），使得電路的邏輯設計更加靈活。

　　GAL的優(yōu)點

　　1.具有電可擦除的功能，克服了采用熔斷絲技術只能一次編程的缺點，其可改寫的次數(shù)超過100次；

　　2.由于采用了輸出宏單元結(jié)構，用戶可根據(jù)需要進行組態(tài)，一片GAL器件可以實現(xiàn)各種組態(tài)的PAL器件輸出結(jié)構的邏輯功能，給電路設計帶來極大的方便；

　　3.具有加密的功能，保護了知識產(chǎn)權；

　　4.在器件中開設了一個存儲區(qū)域用來存放識別標志——即電子標簽的功能。

　　GAL器件的基本結(jié)構

　　GAL有五個部分組成，分別是輸入端、與陣列部分、輸出宏單元、系統(tǒng)時鐘和輸出三態(tài)控制端。

　　1.輸入端：GAL16V8的2～9腳共8個輸入端，每個輸入端有一個緩沖器，并由緩沖器引出兩個互補的輸出到與陣列；

　　2.與陣列部分：它由8根輸入及8根輸出各引出兩根互補的輸出構成32列，即與項的變量個數(shù)為16；8根輸出每個輸出對應于一個8輸入或門（相當于每個輸出包含8個與項）構成64行，即GAL16V8的與陣列為一個32×64的陣列，共2048個可編程單元（或結(jié)點）；

　　3.輸出宏單元：GAL16V8共有8個輸出宏單元，分別對應于12～19腳。每個宏單元的電路可以通過編程實現(xiàn)所有PAL輸出結(jié)構實現(xiàn)的功能；

　　4.系統(tǒng)時鐘：GAL16V8的1腳為系統(tǒng)時鐘輸入端，與每個輸出宏單元中D觸發(fā)器時鐘輸入端相連，可見GAL器件只能實現(xiàn)同步時序電路，而無法實現(xiàn)異步的時序電路；

　　5.輸出三態(tài)控制端：GAL16V8的11腳為器件的三態(tài)控制公共端。