基于PCI總線多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
加入技術(shù)交流群
在數(shù)字信號(hào)處理領(lǐng)域，很多情況下，模擬輸入數(shù)字化后需要進(jìn)行實(shí)時(shí)處理，同時(shí)需要計(jì)算機(jī)的參與(參數(shù)控制、數(shù)據(jù)傳輸?shù)?。這就需要實(shí)時(shí)性很強(qiáng)的DSP參與處理，這里選用TMS320C5416作為DSP處理芯片，他具有一般DSP的特點(diǎn)，這里不在贅述。?至于DSP與PCI9054間的接口，考慮到充分發(fā)揮他們的高速優(yōu)勢(shì)，采用FIFO緩沖器在二者之間交換數(shù)據(jù)，而控制邏輯由CPLD完成,如圖4所示。?
2.5 CPLD邏輯控制?
系統(tǒng)采用ALTERA公司MAX7000A系列的EPM7256A芯片，他的配置程序固化在芯片內(nèi)的?E?2PROM?中，所以該器件不需要專用的配置存儲(chǔ)器，所有MAX7000A系列產(chǎn)品都由ALTERA公司提供的編程硬件和軟件進(jìn)行編程。
利用EPM7256A內(nèi)部邏輯單元設(shè)計(jì)實(shí)現(xiàn)局部總線控制器，用于實(shí)現(xiàn)局部總線的狀態(tài)控制，同時(shí)利用其內(nèi)部邏輯編程形成存儲(chǔ)陣列構(gòu)成SRAM，存放發(fā)往各端口的操作指令。?
2.5.1 狀態(tài)機(jī)設(shè)計(jì)?
在PCI目標(biāo)和DMA傳輸模式下，PCI9054是局部總線的主設(shè)備,通過設(shè)置PCI9054內(nèi)部配置寄存器可以使能或禁止外部等待輸入控制信號(hào)READY#，以使PCI9054工作于內(nèi)部等待或外部等待狀態(tài)。若READY#信號(hào)被禁止，則在每次傳輸?shù)牡刂泛蛿?shù)據(jù)間插入等待狀態(tài)，其數(shù)目由內(nèi)部等待狀態(tài)計(jì)數(shù)器決定。若READY#信號(hào)使能，則READY#信號(hào)的持續(xù)時(shí)鐘周期數(shù)目決定了PCI9054所附加的等待狀態(tài)。系統(tǒng)采用外部READY#信號(hào)，以決定等待狀態(tài)。圖5為局部總線狀態(tài)機(jī)轉(zhuǎn)換圖。?
從狀態(tài)圖可以看出，該狀態(tài)機(jī)有3種傳輸狀態(tài)，空閑狀態(tài)、等待狀態(tài)和傳輸狀態(tài)。狀態(tài)機(jī)能成功與PCI9054配合完成數(shù)據(jù)傳輸，傳輸性能穩(wěn)定，效果較好,是現(xiàn)在PCI9054局部總線狀態(tài)機(jī)設(shè)計(jì)的一般方法。通過實(shí)際測(cè)試，在用戶模式下，查詢方式DMA傳輸速度可以穩(wěn)定達(dá)到68 MB/s。?
2.5.2 改進(jìn)的狀態(tài)機(jī)設(shè)計(jì)?
PCI總線峰值速率為132 MB/s，在上述狀態(tài)機(jī)和傳輸狀態(tài)下，DMA速率只有68 MB/s，說明其中存在漏洞。
評(píng)論