利用TDR (時域反射計)測量傳輸延時

第4步：用兩條相同的SMA電纜連接差分信號發(fā)生器，測量CSA8000的基線延時。


圖10. 測量來自發(fā)生器的DATA1/NDATA1信號

圖10所示，C1和C2是兩個互補PECL信號，幅值大約為450mV。這些DATA1和NDATA1信號直接由外部的信號發(fā)生器產生，送入CSA8000輸入。我們采用CSA8000的20GHz采樣探頭，從該數據可得出以下結果：

• M1是差分信號C1 - C2的數學計算值，幅值為900mV，10%/90%上升和下降時間接近于700ps。這意味著DATA1/NDATA1信號上沒有任何干擾。
• 我們還對Crs或M1差分信號的過零點進行測量，測得數據為29.56ns。觸發(fā)示波器，我們僅關注這些過零點中的一個。給MAX9979上電，然后測量相同過零點，因為它是通過整個電路板的延時。
• 該延時還包括兩條輸入電纜的延時，因為這些電纜也被用于測量通過電路板的信號延時，其延時相互抵消。盡管如此，最好還是使用盡可能短的電纜，只是該延時對傳輸延時測量并不重要。

第5步：MAX9979EVKIT上電。


圖11. MAX9979上電并為CSA8000的50Ω負載產生3V信號

將DATA1和NDATA1信號連接至已上電的MAX9979EVKIT的DATA1/NDATA1輸入。使用與第4步相同的電纜。按照傳輸延時測量技術資料的規(guī)定，將MAX9979設置為規(guī)定的0V至3V信號，并將輸出端接至50Ω。本例中，50Ω負載為CSA8000輸入，從圖11獲得的數據點顯示：

• 當前的輸出信號幅值為0V至1.5V，與預期情況一致，由于50Ω負載的存在而被除以2。
• 上升和下降時間完全在MAX9979的技術指標范圍內。由此，我們可以確認由干凈、有效的DATA1/NDATA1驅動產生完好、干凈、有效的輸出。
• CSA8000保持與第5步相同的設置，觸發(fā)方式與第4步相同。我們可以看到過零點為33.77ns。

第6步：計算MAX9979的傳輸延時。

通過MAX9979EVKIT的總延時為：

33.77ns - 29.56ns = 4.21ns

計算測量結果：

• 減去0.695ns的DATA1 PCB引線延時，所得延時為3.515ns。
• 減去0.18ns的DUT1 PCB引線延時，所得延時為3.335ns。
• 減去CSA8000的2in電纜延時，該延時為402ps，所得延時為2.933ns。

MAX9979技術指標中，這種配置下的標稱延時為2.9ns。這里，我們可以得到焊接了MAX9979的評估板的延時為2.933ns，非常接近于預期值。

總結

以上分析表明利用TDR測量傳輸延時具有以下優(yōu)勢：

• 傳輸延時測量結果非常準確。
• 無需有源探頭(避免由此引入的誤差)。
• 簡單技巧可用于絕大多數傳輸測量。
• 阻抗測量保證正確的連接器和PCB引線阻抗。
• 利用TDR信號能夠分析信號通路的附加電容和電感，必要時可作為重新設計的反饋信息。
• 簡化模型和仿真工具確保獲得正確結果，并可驗證測量配置。
• 采用良好的測試方法測量關鍵指標。

隨著信號速率的提高，時序測量的誤差和錯誤會造成不正確的電路規(guī)劃、器件選擇及系統(tǒng)設計。高速測量中保持良好的方法能夠避免亡羊補牢造成的損失。本文著重強調了這些良好的設計習慣。