如何設(shè)計(jì)一個(gè)低噪聲壓控振蕩器

作者：時(shí)間：2006-11-10 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

在開(kāi)放的ISM和短距離裝置(SRD)頻段上工作的發(fā)射器和接收器都需要高性能的壓控振蕩器(VCO)。例如，ISM和SRD集成電路必須滿足像EN200 220-1、FCC的第15部分和ARIB STD-T67標(biāo)準(zhǔn)中所規(guī)定的輻射限制。環(huán)形振蕩器和張馳型壓控振蕩器只能滿足高輸出電平和低成本的窄帶應(yīng)用,而LC型VCO則可以很低的成本提供這些工作在開(kāi)放頻段上的競(jìng)爭(zhēng)性應(yīng)用所需的高性能。

這些應(yīng)用將會(huì)受到多個(gè)寄生輻射源的影響。例如，在典型的使用鎖相環(huán)(PLL)的發(fā)射機(jī)中，將存在3種輻射源(圖1)。在鎖相帶寬內(nèi)，來(lái)自電荷泵的噪聲是主要分量。該噪聲經(jīng)過(guò)壓控振蕩器的增益被轉(zhuǎn)換成相位噪聲。而在環(huán)路帶寬外，噪聲貢獻(xiàn)主要來(lái)自壓控振蕩器的自由振蕩噪聲。壓控振蕩器的相位噪聲被抑制在環(huán)路帶寬內(nèi)。第三個(gè)寄生輻射源來(lái)自參考信號(hào)。它是由電荷泵的非線性開(kāi)關(guān)引起的，它將在電荷泵的輸出端產(chǎn)生一個(gè)紋波電流。由參考信號(hào)引起的該寄生信號(hào)，也和壓控振蕩器的相位噪聲一樣，可以用環(huán)路濾波器將其濾除。

為了滿足寄生輻射的要求，有幾種折衷方案。在基于環(huán)形振蕩器的壓控振蕩器中，可以用具有較寬帶寬的鎖相環(huán)反饋環(huán)路來(lái)減小靠近載波的相位噪聲。不過(guò)，由于環(huán)路濾波器也用來(lái)抑制參考寄生信號(hào)，這在需要高輸出功率時(shí)將會(huì)產(chǎn)生一些問(wèn)題。此外，來(lái)自電荷泵的噪聲貢獻(xiàn)也將會(huì)成為問(wèn)題。一個(gè)較好的方案就是使用基于電感－電容(LC)的壓控振蕩器。由于基于電感－電容的壓控振蕩器的相位噪聲比基于環(huán)形振蕩器的壓控振蕩器要低，所以它可減小環(huán)路濾波器的帶寬，從而無(wú)需折衷考慮靠近載波的相位噪聲。另外，減小帶寬還能減小電荷泵噪聲。

實(shí)際上，在窄帶工作時(shí)也存在類似的問(wèn)題。對(duì)于一個(gè)整數(shù)為N的鎖相環(huán)，窄的信道間隔要求使用一個(gè)低的參考頻率和窄的環(huán)路濾波帶寬。因此，當(dāng)靠近載波的相位噪聲性能要求較高時(shí)，也需要使用基于LC的壓控振蕩器。在環(huán)路帶寬外，發(fā)射機(jī)的相位噪聲也僅僅和壓控振蕩器的自由振蕩噪聲一樣。而這些根本與鎖相環(huán)的拓?fù)浣Y(jié)構(gòu)無(wú)關(guān)。

解決這一問(wèn)題的一個(gè)途徑，就是使用外加電感器的基于LC的壓控振蕩器。由于從芯片上去掉了電感，芯片就可以做得很小，電感的品質(zhì)因數(shù)(Q)也可以做得更高。這樣做的缺點(diǎn)在于增加了引腳和外部元件數(shù)量、以及槽路的寄生參量，另外，也容易導(dǎo)致多模振蕩。對(duì)于這些問(wèn)題，單靠集成電路的設(shè)計(jì)自身是無(wú)法解決的，而是要通過(guò)PCB的合理設(shè)計(jì)以及選取適當(dāng)?shù)耐獠吭?lái)解決。相對(duì)于全集成解決方案，帶外部電感的LC型壓控振蕩器可以減小芯片尺寸和成本，但要求使用者付出更大的工作量。因此，更多的設(shè)計(jì)師傾向于選擇全集成的LC型壓控振蕩器。

對(duì)于一個(gè)低功耗、低相位噪聲壓控振蕩器的設(shè)計(jì)來(lái)說(shuō)，高質(zhì)量的電感器是關(guān)鍵。但是，采用標(biāo)準(zhǔn)的集成技術(shù)難以實(shí)現(xiàn)電感。一種可能性就是使用線繞電感器。這種電感器要用較長(zhǎng)的線圈，大約為1mm/nH。然而，對(duì)于ISM的應(yīng)用，腔體尺寸非常小，因此對(duì)于低至900MHz這樣的頻率，可以實(shí)現(xiàn)的電感量卻又太小。

于是，就要求使用集成電感器，這就需要使用鍍金的集成技術(shù)。對(duì)于高品質(zhì)因數(shù)的電感器，需要采用低阻的金屬層。但為減小襯底損耗，又要求使用高阻的襯底。常用的0.6um BICMOS工藝提供了另一種選擇。第三層金屬層厚度為2.4um，其面電阻為12.5歐姆/單位正方形(Ω/square)。它在襯底3.5um上方進(jìn)行敷設(shè)，這樣襯底電阻可以達(dá)20歐-厘米。

該VCO設(shè)計(jì)采用一個(gè)外部電感是為了節(jié)省芯片面積。通過(guò)采用差分方式使用該電感獲得很高的品質(zhì)因子Q。這能與VCO的差分拓?fù)浣Y(jié)構(gòu)很好匹配。業(yè)界確實(shí)有這種用法，不過(guò)Cadence Inductor Modeller不支持對(duì)對(duì)稱電感進(jìn)行建模。因此，該電感以前被建模成非對(duì)稱電感，后來(lái)又基于幾個(gè)簡(jiǎn)單的近似對(duì)模型進(jìn)行完善。由于對(duì)稱電感線圈的平均位置沒(méi)有變化，因此對(duì)稱電感的電感值大致與具有相同幾何構(gòu)型的非對(duì)稱電感相等。它的品質(zhì)因子將會(huì)稍低一點(diǎn)，因?yàn)橥讛?shù)量增加了，這可通過(guò)增加一個(gè)串聯(lián)電阻進(jìn)行模擬。

這時(shí)，諧振頻率率會(huì)明顯減小，因?yàn)閮蓚€(gè)相鄰線匝之間的氧化電容在電感的寄生電容中占更大比重。通過(guò)簡(jiǎn)單估算可知，電感的諧振頻率率僅為相應(yīng)非對(duì)稱電感的70％。這是通過(guò)另外一個(gè)并聯(lián)電容進(jìn)行模擬的，從圖2可看到該電感結(jié)構(gòu)和特性。

LC諧振的第二部分是集成的變?nèi)荻O管。在目前使用的工藝中，集成變?nèi)荻O管很容易得到實(shí)現(xiàn)，它們利用了N阱里的P擴(kuò)散區(qū)域。掩埋式集電極和溝道被用于實(shí)現(xiàn)N阱的低串聯(lián)電阻。變?nèi)荻O管的品質(zhì)因子取決于調(diào)節(jié)電壓。在頻率為900MHz、調(diào)節(jié)電壓2V的情況下，品質(zhì)因子Q為70；當(dāng)電壓降為0V時(shí)，Q下降到約35。

變?nèi)荻O管的陰極位于N阱中，具有較大的寄生電容。這些寄生電容的Q值很低，因此陽(yáng)極與LC諧振電路相連接,且把陰極用作控制輸入是非常重要的。

LC VCO通常由LC諧振電路和補(bǔ)償電路組成，該補(bǔ)償電路產(chǎn)生負(fù)電導(dǎo)來(lái)補(bǔ)償LC諧振損耗。為獲得諧振初始條件，LC VCO必須滿足下面不等式。