基于AVR單片機(jī)的三相晶閘管觸發(fā)電路的研制

0 引 言

用于晶閘管三相全控橋整流裝置的觸發(fā)電路，若僅從觸發(fā)信號(hào)的相位控制方式來看，只有多通道相位控制和單通道相位控制兩種。前者的典型電路為鋸齒波移相觸發(fā)電路，它用于三相全控橋式主電路時(shí)，移相通道多達(dá)6個(gè)，由于各個(gè)通道中同步電路本身特性的差異，發(fā)出的觸發(fā)脈沖相位對(duì)稱度很差。另外，傳統(tǒng)的晶閘管整流或逆變系統(tǒng)需要3個(gè)同步變壓器來得到觸發(fā)脈沖的同步信號(hào)，不僅增加了系統(tǒng)的成本，同時(shí)給安裝調(diào)試帶來不便。隨著新型器件的發(fā)展，數(shù)字移相技術(shù)逐漸開始取代傳統(tǒng)的模擬移相技術(shù)。AVR單片機(jī)具有強(qiáng)大的邏輯分析和計(jì)算能力，而且可以在系統(tǒng)編程，可靠性很高。

本文詳細(xì)介紹了一種以AVR單片機(jī)為核心，并且不需同步變壓器、具有相序自適應(yīng)功能的雙脈沖序列數(shù)字移相觸發(fā)器設(shè)計(jì)?，F(xiàn)場(chǎng)應(yīng)用證明，該相控?cái)?shù)字觸發(fā)電路簡(jiǎn)單可靠，產(chǎn)生的脈沖對(duì)稱性好，抗干擾能力強(qiáng)。

1 三相半控橋的觸發(fā)原理

在三相橋式半控整流電路中，每個(gè)導(dǎo)電回路中有2個(gè)晶閘管，見圖1。

該電路由一個(gè)三相半波不控整流電路與一個(gè)三相半波可控整流串聯(lián)而成，因此兼有可控與不可控兩者的特點(diǎn)。共陽極組的整流二極管總是在自然換相點(diǎn)換流，使電流換到陰極電位低的一相上去；而共陰極組的3個(gè)晶閘管則要觸發(fā)后才能換到陽極電位更高的一相中去。輸出整流電壓Ud的波形是兩組整流電壓波形之和，改變可控組的控制角α可得到0～2.34U2的可調(diào)輸出平均電壓Ud。

2 裝置的工作原理

2.1系統(tǒng)總體結(jié)構(gòu)

系統(tǒng)總體框圖見圖2。

2.2同步信號(hào)的獲取

在三相半控整流電路中，選擇觸發(fā)電路的同步電源非常重要，只有正確地選擇了同步電源，才能使各晶閘管在指定的時(shí)刻及時(shí)依次順序觸發(fā)導(dǎo)通。同步電源的選擇與3個(gè)因素有關(guān)：整流電路形式及整流變壓器繞組的接法；同步變壓器繞組的接法；觸發(fā)電路中同步電源電壓的相位與觸發(fā)脈沖的相位之間的關(guān)系。

為了得到觸發(fā)脈沖的移相角，即確定觸發(fā)脈沖相對(duì)于輸入電壓的位置，必須從三相交流電源引入同步信號(hào)。傳統(tǒng)的做法是從電源側(cè)通過3個(gè)變壓器得到各相的同步信號(hào)，這樣就增加了系統(tǒng)的成本，并且安裝也不方便。采用如圖3所示的方法，將三相線電壓信號(hào)，經(jīng)過限流電阻，使用光耦進(jìn)行電壓隔離，這樣就不需要同步變壓器，線路簡(jiǎn)單，同時(shí)節(jié)省了成本。

同步信號(hào)獲取電路如圖3所示。

在正弦交流電壓信號(hào)的正半周，發(fā)光二極管導(dǎo)通，光耦輸出低電平，在負(fù)半周輸出高電平。光耦輸出信號(hào)的下降沿就是同步信號(hào)的正過零時(shí)刻。但是，這一時(shí)刻會(huì)有一點(diǎn)延時(shí)，這個(gè)問題將在3.2節(jié)中討論。波形圖見圖4。

2.3同步工作原理

在工頻為50 Hz時(shí)，電源1個(gè)周期理論上應(yīng)為：T=1／50=0.02s=20ms。因此，系統(tǒng)初始化時(shí)T=20 ms。實(shí)際應(yīng)用中，由于電網(wǎng)負(fù)荷的變化，經(jīng)常出現(xiàn)周期不嚴(yán)格等于20 ms的情況。如果不相應(yīng)調(diào)整T值的話，就會(huì)產(chǎn)生觸發(fā)誤差。定義16位的定時(shí)器T1工作在系統(tǒng)時(shí)鐘頻率的1／8(即1μs，最大計(jì)時(shí)為65.5 ms)，用計(jì)數(shù)器1計(jì)時(shí)兩個(gè)下降沿之間的時(shí)間就是周期T。這樣就消除了電網(wǎng)頻率不穩(wěn)造成的觸發(fā)誤差。

2.4可控硅觸發(fā)脈沖的形成

Atmega16有3個(gè)外部中斷，不需要擴(kuò)展中斷就可以做到3個(gè)同步信號(hào)的獲取。定義單片機(jī)的中斷為下降沿有效，中斷一來，延時(shí)指定的時(shí)間t后就在指定的I／O口輸出一個(gè)高電平，經(jīng)過1 ms輸出低電平。流程見圖5。各相中斷信號(hào)互為獨(dú)立。