新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA的彩色圖像增強(qiáng)系統(tǒng)設(shè)計(jì)

基于FPGA的彩色圖像增強(qiáng)系統(tǒng)設(shè)計(jì)

作者: 時(shí)間:2011-10-26 來源:網(wǎng)絡(luò) 收藏

 1.2.2 色飽和度增強(qiáng)算法

  HSI模型可以方便地對(duì)色調(diào)和飽和度進(jìn)行調(diào)整,但是其運(yùn)算比較復(fù)雜,很難用硬件來實(shí)現(xiàn)。不過根據(jù)其原理,可以直接在RGB空間進(jìn)行色飽和度的調(diào)整。這里假設(shè)RGB立方體內(nèi)任一點(diǎn)P(r,g,b),容易求出其在灰度軸上的投影點(diǎn)P*

基于FPGA的彩色圖像增強(qiáng)系統(tǒng)設(shè)計(jì)

,連接P和P*,這是一條等色調(diào)線,如圖3所示。

基于FPGA的彩色圖像增強(qiáng)系統(tǒng)設(shè)計(jì)


  只要在P*P的延長(zhǎng)線上找到合適的點(diǎn)(如P1或P2),就可以對(duì)P點(diǎn)的飽和度進(jìn)行增強(qiáng)。由于已知P和P*的坐標(biāo),可以求得直線P*P方程:

基于FPGA的彩色圖像增強(qiáng)系統(tǒng)設(shè)計(jì)


  令式(6)的值為t,可求得直線P*P的參數(shù)方程:

基于FPGA的彩色圖像增強(qiáng)系統(tǒng)設(shè)計(jì)


  則色飽和度的調(diào)整就可通過調(diào)整t的取值來實(shí)現(xiàn)。當(dāng)t∈(-1,0)時(shí),得到的點(diǎn)在P*和P之間,飽和度減弱;當(dāng)t>O時(shí),得到的點(diǎn)在P*P之外,飽和度增強(qiáng)。

  2 設(shè)計(jì)思路

  2.1 對(duì)比度擴(kuò)展

  用硬件實(shí)現(xiàn)浮點(diǎn)運(yùn)算效率較低,這里采用查表的方法,在YCbCr空間進(jìn)行灰度變換,如圖4所示。

基于FPGA的彩色圖像增強(qiáng)系統(tǒng)設(shè)計(jì)
  2.2 色飽和度增強(qiáng)

  色飽和度調(diào)整在RGB空間進(jìn)行,設(shè)計(jì)為流水線操作,如圖5所示。

基于FPGA的彩色圖像增強(qiáng)系統(tǒng)設(shè)計(jì)

  色飽和度增強(qiáng)是有針對(duì)性的,對(duì)于不同色飽和度的像素要作不同的處理??梢园岩环鶊D像的色飽和度分為4個(gè)等級(jí),對(duì)于色飽和度低的像素進(jìn)行增強(qiáng)處理,而對(duì)于飽和度很高的像素則不進(jìn)行處理甚至是抑制處理。圖5所示是進(jìn)行2級(jí)的色飽和度調(diào)整的流水線操作:第1級(jí)令t=1,運(yùn)算結(jié)果若溢出則轉(zhuǎn)入第2級(jí)調(diào)整(t=0.5)。若運(yùn)算結(jié)果還是溢出,則輸出保持原輸入值(iR,iC,iB)。流水線操作使得平均每個(gè)像素的飽和度調(diào)整只需1個(gè)時(shí)鐘周期就能完成,只是輸入相對(duì)輸出有6個(gè)時(shí)鐘周期的延時(shí)。為了達(dá)到更好的效果,可以增加飽和度調(diào)整運(yùn)算的級(jí)數(shù),后果是需要占用更多的硬件資源以及帶來更長(zhǎng)的延時(shí)。



關(guān)鍵詞: 彩色圖像增強(qiáng)

評(píng)論


技術(shù)專區(qū)

關(guān)閉