基于FPGA的PCB測(cè)試機(jī)硬件電路設(shè)計(jì)研究

　　由于這兩種器件都是SPI接口，可將這兩器件連接至同一SPI 總線，通過不同的片選信號(hào)對(duì)不同的器件操作。 由于SPI接口協(xié)議復(fù)雜，而且從圖3 可以看出，這兩種器件的時(shí)序并沒有用到全部的SPI接口時(shí)序。為了實(shí)現(xiàn)符合以上邏輯的時(shí)序，減少標(biāo)準(zhǔn)SPI 接口IP 核對(duì)FPGA資源的浪費(fèi)， 設(shè)計(jì)采用Verilog硬件描述語言用同步狀態(tài)機(jī)(FSM)的設(shè)計(jì)方法實(shí)現(xiàn)，編寫ADC及DAC控制時(shí)序。程序?qū)嶋H上是一個(gè)嵌套的狀態(tài)機(jī)，由主狀態(tài)機(jī)和從狀態(tài)機(jī)通過由控制線啟動(dòng)的總線在不同的輸入信號(hào)情況下構(gòu)成不同功能的有限狀態(tài)機(jī)。 則由圖3 可知，D/A操作有4 個(gè)狀態(tài)，A/D操作有7個(gè)狀態(tài)。 兩種狀態(tài)中有幾個(gè)狀態(tài)是相同的，故可用一個(gè)有限狀態(tài)機(jī)完成對(duì)串行A/D及D/A的操作。 程序?qū)嶋H上是一個(gè)嵌套的狀態(tài)機(jī)，由主狀態(tài)機(jī)和從狀態(tài)機(jī)通過由控制總線啟動(dòng)的總線在不同的輸入信號(hào)情況下構(gòu)成不同功能的較復(fù)雜的有限狀態(tài)機(jī)。 A/D及D/A操作共用唯一的驅(qū)動(dòng)時(shí)鐘(SCLK) 及數(shù)據(jù)總線(SI、SO)。由于操作的寫周期有16個(gè)時(shí)鐘周期，讀周期有12個(gè)時(shí)鐘周期，模塊是在三個(gè)嵌套的有限狀態(tài)機(jī)中完成的，其主狀態(tài)機(jī)的狀態(tài)如圖4所示。

　　系統(tǒng)設(shè)計(jì)中，將AD、DA操作封裝成一單獨(dú)模塊，由上層控制模塊輸出命令字及控制信號(hào)啟動(dòng)本模塊的相應(yīng)操作，操作完成后(進(jìn)入idle狀態(tài)) ，本模塊發(fā)出相應(yīng)狀態(tài)信號(hào)至上層模塊。

　　FPGA 程序框架

　　FPGA 片內(nèi)程序是整個(gè)測(cè)試系統(tǒng)正確運(yùn)行的關(guān)鍵。 由自頂向下的FPGA 設(shè)計(jì)原則，將系統(tǒng)分為5個(gè)獨(dú)立的模塊， 即通信模塊(ISA) 、測(cè)試模塊(TEST) 、AD/DA 模塊、解碼模塊(DECODER) 、RAM 控制模塊(RAMCTL)。

　　ISA 模塊:系統(tǒng)通信及控制模塊，完成與上位機(jī)通信、命令字解釋、控制信號(hào)的產(chǎn)生等。系統(tǒng)根據(jù)上位機(jī)傳送的導(dǎo)通電阻、絕緣電壓等參數(shù)啟動(dòng)ADDA模塊完成參考電壓的輸出；根據(jù)測(cè)試命令啟動(dòng)測(cè)試模塊完成測(cè)試過程。數(shù)據(jù)在多個(gè)同步運(yùn)行的同步狀態(tài)機(jī)間傳送，較難控制的是多進(jìn)程間的數(shù)據(jù)通信與數(shù)據(jù)同步。

　　RAM控制模塊：在測(cè)試開始前，上位機(jī)將測(cè)試點(diǎn)的信息通過總線傳送至ISA模塊， ISA 模塊再將其存放到片內(nèi)RAM中；測(cè)試完成后，將RAM中的測(cè)試結(jié)果傳送到上位機(jī)。 在測(cè)試時(shí)測(cè)試模塊通過讀RAM中測(cè)試點(diǎn)的信息來打開相應(yīng)測(cè)試開關(guān)，再將測(cè)試結(jié)果保存到RAM 中。 這樣兩個(gè)模塊都要求讀寫RAM 以實(shí)現(xiàn)兩個(gè)模塊之間的數(shù)據(jù)共享，這就要求有一控制信號(hào)將兩組讀寫信號(hào)線分別與RAM模塊相連接，RAM控制模塊即完成此功能。測(cè)試模塊(TEST):雖然測(cè)試過程有多種，如開關(guān)卡自檢、導(dǎo)通測(cè)試、絕緣測(cè)試等，但測(cè)試過程卻是相同的，即測(cè)試掃描。 測(cè)試的工作過程是:加比較電路參考電壓→打開待測(cè)點(diǎn)開關(guān)→延時(shí)→讀比較器結(jié)果→測(cè)試另一組測(cè)試點(diǎn)。 本模塊是按照不同的操作碼，進(jìn)入不同的測(cè)試過程。 測(cè)試結(jié)果與測(cè)試點(diǎn)編號(hào)一起組成13 位數(shù)據(jù)保存到RAM 中，并將原來測(cè)試點(diǎn)的編號(hào)信息覆蓋。

　　解碼模塊(DECODER):這一模塊掛在測(cè)試模塊(TEST) 之后，它完成開關(guān)編號(hào)到實(shí)際電路的映射。 由于測(cè)試針陣形式不同、譯碼電路與控制電路的硬件設(shè)計(jì)不同，上級(jí)模塊輸出的測(cè)試開關(guān)信息并不能直接作為輸出控制測(cè)試開關(guān)電路。 解碼模塊完成這兩者間的轉(zhuǎn)換。

　　AD/DA 模塊(AD/DA)：設(shè)計(jì)SPI 總線接口對(duì)A/D 及D/A 器件操作，模塊以允許(adenable ， daenable) 信號(hào)啟動(dòng)，以busy信號(hào)作為轉(zhuǎn)換完成標(biāo)志信號(hào)，將A/D及D/A操作相對(duì)其它模塊進(jìn)行封裝。系統(tǒng)的每個(gè)模塊采用Verilog硬件描述語言編寫，采用多個(gè)多層嵌套的同步狀態(tài)機(jī)(FSM)完成整個(gè)系統(tǒng)的邏輯功能；每一模塊應(yīng)用仿真工具M(jìn)odelsim完成模塊的功能仿真，系統(tǒng)完成功能測(cè)試后；利用Altera 綜合布線工具QuartusII完成系統(tǒng)后仿真及綜合、布線、下載；充分利用Altera公司免費(fèi)提供的IPcore 對(duì)程序模塊進(jìn)行優(yōu)化；頂層設(shè)計(jì)采用方框圖輸入方式，模塊間的數(shù)據(jù)流由方框圖更直觀地表現(xiàn)出來。

　　結(jié)束語

　　基于FPGA的PCB測(cè)試機(jī)的硬件控制系統(tǒng)，提高了PCB測(cè)試機(jī)的測(cè)試速度、簡(jiǎn)化電路的設(shè)計(jì)。此外由于FPGA的可重構(gòu)特性，為系統(tǒng)的軟件算法以及硬件結(jié)構(gòu)的進(jìn)一步優(yōu)化升級(jí)打下了良好的基礎(chǔ)，具有良好的應(yīng)用前景。