利用現(xiàn)成FPGA開發(fā)板進(jìn)行ASIC原型開發(fā)

全定制與現(xiàn)成的原型開發(fā)板

大約在本文寫作前的三至五年，所有多個(gè)FPGA的原型開發(fā)板是“建立你自己的”全定制品種。相反，今天有著眾多現(xiàn)成的多個(gè)FPGA的原型開發(fā)板供應(yīng)商群體。

提供一些參考，傳統(tǒng)的硬件模擬目前的市場(chǎng)是每年一億美元。比較起來，在過去幾年中，沒有任何人真正注意到，現(xiàn)成的多個(gè)FPGA的原型開發(fā)板工業(yè)已經(jīng)增長(zhǎng)到硬件模擬市場(chǎng)規(guī)模的四分之三。

工程師認(rèn)為任何通用的都是次最優(yōu)的。事實(shí)上，工程師經(jīng)常希望建立他們自己的定制原型開發(fā)板，因?yàn)樗麄冋J(rèn)為其性能將更好，他們相信與真實(shí)的世界接口將更容易，這些接口將更接近于他們想要的，他們認(rèn)為這將減少項(xiàng)目成本，并且這將減少產(chǎn)品推向市場(chǎng)的時(shí)間。讓我們依次列出這些觀點(diǎn)：

*更好的性能：在包含了兩個(gè)或三個(gè)以上FPGA的原型開發(fā)板情況下，定制實(shí)現(xiàn)方式將超過它的現(xiàn)成對(duì)應(yīng)物的性能是非常不可能的。這是因?yàn)樵O(shè)計(jì)這樣一塊電路板要求非常高水平的知識(shí)和經(jīng)驗(yàn)，這只能通過在幾年內(nèi)設(shè)計(jì)數(shù)代這樣的電路板得到提高。

*消除創(chuàng)新：如果一項(xiàng)ASIC設(shè)計(jì)適合單個(gè)的FPGA，然后設(shè)計(jì)和實(shí)現(xiàn)一塊定制的電路板是相對(duì)簡(jiǎn)單的。比較起來，在一項(xiàng)要求兩個(gè)FPGA的ASIC設(shè)計(jì)的情況下，該問題變得非常令人感興趣；并且，當(dāng)使用三個(gè)或更多的FPGA時(shí)，事情變得按指數(shù)規(guī)律增加復(fù)雜性。

*消除接口：如果一項(xiàng)ASIC設(shè)計(jì)適合單個(gè)的FPGA，然后有一些令人信服的原因來設(shè)計(jì)定制電路板。其中一個(gè)原因是，在同一塊卡上按照任何接口邏輯實(shí)現(xiàn)該FPGA通常是有意義的。然而，在多個(gè)FPGA的原型開發(fā)板的解決方案中，通過使用很知名的現(xiàn)成電路板以及集中努力在特制的接口卡設(shè)計(jì)上，接口問題幾乎總是很簡(jiǎn)單的。

*減少成本：設(shè)計(jì)和實(shí)現(xiàn)高端多個(gè)FPGA原型開發(fā)板要求大量的專業(yè)設(shè)計(jì)工程師和版圖工程師，這將比簡(jiǎn)單的購(gòu)買現(xiàn)成的電路板增加非常大的成本。

*減少產(chǎn)品推向市場(chǎng)的時(shí)間：即使對(duì)一家專業(yè)設(shè)計(jì)和實(shí)現(xiàn)多個(gè)FPGA原型開發(fā)板的公司而言，高端電路板的制作能夠很容易的花費(fèi)掉9個(gè)月(并且這假設(shè)多個(gè)工程師和版圖設(shè)計(jì)師分多班倒班工作)的時(shí)間。不必驚訝，一個(gè)非專業(yè)的團(tuán)隊(duì)將幾乎肯定花費(fèi)更長(zhǎng)的時(shí)間，這能夠很容易的造成項(xiàng)目落后于它的進(jìn)度表，并且失去它的市場(chǎng)空間。作為一個(gè)多個(gè)FPGA原型開發(fā)板設(shè)計(jì)問題復(fù)雜性的例子，考慮來自Dini集團(tuán)的DN8000K10電路板。Dini集團(tuán)是Synplicity原型開發(fā)計(jì)劃的合作伙伴成員。

DN8000K10是一個(gè)USB 2.0主機(jī)邏輯原型系統(tǒng)，其能夠用二到十六個(gè)高容量的FPGA來組裝。在其最高的配置中，該電路板能夠被用于代表保守值相當(dāng)于24,000,000 ASIC門的原型設(shè)計(jì)。

DN8000K10的設(shè)計(jì)和實(shí)現(xiàn)共花費(fèi)九個(gè)月的時(shí)間。最為該項(xiàng)目的一部分，六位版圖工程師分兩班輪班工作了幾個(gè)月。最終的產(chǎn)品是28層的電路板，其芯片間通訊是在350 MHz下采用低壓差分信號(hào)(LVDS)實(shí)現(xiàn)的。(在設(shè)計(jì)管腳受限的情況下，每個(gè)LVDS管腳對(duì)支持集成的SERDES，這能夠提供高達(dá)10:1的復(fù)用。)在這一復(fù)雜度上，噪聲的處理問題和信號(hào)完成性問題要求很高的知識(shí)和經(jīng)驗(yàn)水平。這一水平的電路板完全超過了今天現(xiàn)成的自動(dòng)布線工具能夠找到解決方案的能力的一至兩個(gè)數(shù)量級(jí)；所以，每個(gè)管腳是“手工挑選”，并且每條路徑是“手工連接”——沒有使用自動(dòng)布線(除了該電路板周圍的外圍設(shè)備之外)。