卷積碼+QPSK的中頻調(diào)制解調(diào)系統(tǒng)的FPGA

　　2 系統(tǒng)的FPGA實現(xiàn)

　　系統(tǒng)主要分為編譯碼和調(diào)制解調(diào)兩大部分，下面分別敘述這兩部分的原理及設(shè)計。

　　2．1 卷積編碼與Viterbi譯碼的FPGA實現(xiàn)

　　2．1．1 （2，1，7）卷積編碼

　　典型的（n,m,k）卷積碼編碼器是指輸入位數(shù)為m、輸出位數(shù)為n、約束長度為k的卷積碼編碼器，其編碼速率為m/n。一個（2，1，7）的卷積編碼器如圖2所示，可用六個移位寄存器實現(xiàn)。

　　2．1．2 Viterbi譯碼

　　Viterbi譯碼算法是Viterbi于1967年提出的一種概率譯碼算法。其主要思想就是最大似然譯碼。譯碼時，將接收序列與根據(jù)編碼產(chǎn)生的網(wǎng)格圖上面的所有路徑進行比較，求出其漢明距離或歐式距離，選出具有最小距離的路徑，那么這條路徑上的序列與發(fā)送序列相同的可能性最大。在AWGN信道中，當(dāng)使用歐式距離時，Viterbi算法的性能最好。因此，這種算法是最優(yōu)最大似然譯碼算法。Viterbi譯碼器分為硬判決譯碼器和軟判決譯碼器，軟判決譯碼器與硬判決譯碼器相比有2～3dB的增益，而譯碼器結(jié)構(gòu)復(fù)雜度增加不大。

　　由Viterbi算法的基本原理可得典型的Viterbi譯碼器，如圖3所示。

　　分支路徑度量產(chǎn)生單元BMG（Branch Metric Generate）用于產(chǎn)生接收序列與狀態(tài)轉(zhuǎn)移分支上編碼輸出數(shù)據(jù)之間的距離。令長度為n的接收信號為R=(r1,…rn)，與之相應(yīng)的發(fā)送信號為C=（c1,…cn）。因為具有最小歐式距離的路徑也就是具有最大相關(guān)的路徑，所以定義分支路徑上的度量為：由于此分支路徑度量沒有平方運算，所以可將狀態(tài)轉(zhuǎn)移分支上的編碼輸出數(shù)據(jù)存儲在查找表內(nèi)，這樣只需進行加減和查表運算，大大減小了實現(xiàn)的復(fù)雜程度。以上計算公式中數(shù)值為連續(xù)值，而本設(shè)計采用的是軟判決譯碼器，故只需對輸入的接收信號進行均勻量化即可（量化比特數(shù)為q）。