新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 新思科技VCS多核技術(shù)使驗(yàn)證速度提升兩倍

新思科技VCS多核技術(shù)使驗(yàn)證速度提升兩倍

作者: 時(shí)間:2009-04-07 來源:網(wǎng)絡(luò) 收藏

全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)與制造的軟件和知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商(Nasdaq:SNPS)今天發(fā)布了 ?功能解決方案中的多核技術(shù),?是同期發(fā)布的Discovery?平臺(tái)的一個(gè)關(guān)鍵組成部分。多核技術(shù)通過對多核CPU處理能力的駕馭,能夠把性能提升兩倍;這項(xiàng)新技術(shù)是通過將耗時(shí)的計(jì)算處理動(dòng)態(tài)地分配至多個(gè)內(nèi)核來突破芯片驗(yàn)證的瓶頸,從而提高驗(yàn)證的速度。VCS多核技術(shù)是將并行計(jì)算技術(shù)與業(yè)界領(lǐng)先的Native Testbench (NTB)編譯器結(jié)合起來,滿足大型設(shè)計(jì)驗(yàn)證工作的性能需求。這一性能的提升可以幫助驗(yàn)證團(tuán)隊(duì)很好地應(yīng)對在日益復(fù)雜的設(shè)計(jì)中所面臨的驗(yàn)證挑戰(zhàn),達(dá)到首次流片成功效果。

“我們從VCS的創(chuàng)新性優(yōu)化中不斷受益,”AMD公司專業(yè)驗(yàn)證中心總監(jiān)Paul Tobin評(píng)價(jià):“當(dāng)我們的工程師們在設(shè)計(jì)中集成更多的內(nèi)核、在設(shè)計(jì)的性能、功耗和虛擬化之間尋找最佳平衡點(diǎn)的時(shí)候,我們的驗(yàn)證團(tuán)隊(duì)正是依靠VCS多核技術(shù)擁有的高速驗(yàn)證能力來在基于四核AMD Opteron處理器的服務(wù)器上來驗(yàn)證這些復(fù)雜設(shè)計(jì)的?!?/P>

應(yīng)用和設(shè)計(jì)并行性

采用SystemVerilog促使設(shè)計(jì)者能夠利用更多更先進(jìn)的設(shè)計(jì)技術(shù),例如約束隨機(jī)Testbench、斷言和覆蓋率分析等。引領(lǐng)著NTB優(yōu)化工作,通過本征地(natively)編譯上述技術(shù),在單核芯片上性能能夠提升5倍。采用新型多核技術(shù),VCS解決方案把NTB優(yōu)化應(yīng)用到多核CPU上,并行處理整個(gè)驗(yàn)證環(huán)境,使性能達(dá)到最大化。這不僅包括testbench、斷言、覆蓋率和調(diào)試這些驗(yàn)證應(yīng)用,還包括待測設(shè)計(jì)(DUT)。設(shè)計(jì)層面并行性(DLP) 讓一個(gè)用戶能夠同時(shí)模擬一個(gè)核的多個(gè)實(shí)例(instance)、一個(gè)大型設(shè)計(jì)的多個(gè)部分、或者以上兩者的結(jié)合。應(yīng)用層面并行性(ALP)可以讓設(shè)計(jì)者在多核上同時(shí)運(yùn)行testbenches、斷言、覆蓋率和調(diào)試功能。DLP和ALP的結(jié)合優(yōu)化了多核CPU上的VCS性能。

“新思科技一直致力于開發(fā)創(chuàng)新的優(yōu)化技術(shù),推動(dòng)性能的提升。”新思科技高級(jí)副總裁兼驗(yàn)證部門總經(jīng)理Manoj Gandhi表示,“VCS多核技術(shù)構(gòu)建于非常成功的Roadrunner、 Radiant和Native Testbench優(yōu)化技術(shù),能夠應(yīng)對現(xiàn)代驗(yàn)證工作中快速增長的需求。這一新技術(shù)也為新思科技為多核計(jì)算平臺(tái)提供更多創(chuàng)新奠定了一個(gè)堅(jiān)實(shí)的基礎(chǔ)?!?/P>

上市

VCS功能驗(yàn)證解決方案的多核技術(shù)目前已經(jīng)進(jìn)入Beta階段,預(yù)期將于2009年第三季度進(jìn)入產(chǎn)品版本。



關(guān)鍵詞: Synopsys VCS 新思科技 驗(yàn)證

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉