一種新型的nA量級CMOS基準(zhǔn)電流源

基準(zhǔn)電流源是指在模擬集成電路中用來作為其他電路電流基準(zhǔn)的高精度、低溫度系數(shù)的電流源[1]。作為模擬集成電路的關(guān)鍵電路單元，基準(zhǔn)電流源被廣泛應(yīng)用于振蕩器、PLL、運算放大器、A/D轉(zhuǎn)換器等電路中。而在低功耗應(yīng)用領(lǐng)域,nA量級的基準(zhǔn)電流源是模擬電路必不可少的基本部件，它的性能直接影響著電路的功耗、電源抑制比、開環(huán)增益以及溫度等特性。本文提出了一種結(jié)構(gòu)比較新穎的基準(zhǔn)電流源電路，具有較低的溫度系數(shù)和較高的電源抑制比。此外，該電路不需要采用電阻，大大節(jié)省了芯片的面積。
1 傳統(tǒng)基準(zhǔn)電流源
基準(zhǔn)電流通常由一個基準(zhǔn)電壓作用在一個合適的電阻上得到[2]，圖1所示的電路[3]是一種應(yīng)用最普遍的基準(zhǔn)電流源，它由MOS管和電阻構(gòu)成，通過向電阻上施加一個合適的電壓獲得理想的電流值，其產(chǎn)生的基準(zhǔn)電流Iref為：



電路三部分組成。其中，晶體管M8、M9和電容C構(gòu)成了一個簡單的啟動電路，用以消除上電過程中電路中存在的“簡并”偏置點[3]問題；Mn1、Mn2、Mp1、Mp2 4支管組成一個簡單的差分輸入、單端輸出的運算放大器，用以提高基準(zhǔn)電流源的電源抑制比；剩余管構(gòu)成了基準(zhǔn)電流源電路的主體電路。
4 仿真結(jié)果分析
基于TSMC 0.18 μm CMOS厚柵工藝, 在Cadence Spectre下對電路進行了仿真,分別獲得了基準(zhǔn)電流源的溫度特性曲線和電源電壓特性曲線。圖5是電源電壓為2.5 V、輸出電流為46 nA時得到的溫度特性曲線，在
-40 ℃~85 ℃的溫度范圍內(nèi)，基準(zhǔn)電流僅有1.5 nA的偏差，溫度系數(shù)為24.33 ppm/℃。在室溫下，基準(zhǔn)電流隨電源電壓變化的特性曲線如圖6所示。可以看到，在1.8 V~3.3 V的輸入電壓范圍內(nèi),輸出電流大約變化0.02 nA, 輸出電流變化率僅為0.028 9%/V。在頻域分析中,該電路也表現(xiàn)出了良好的性能,如圖7所示,其在低頻段的PSRR最大可以達到-85 dB。

本文提出了一種新穎的nA量級CMOS基準(zhǔn)電流源。該電路不需要使用電阻，大大節(jié)省了芯片面積。仿真結(jié)果顯示，該電路的溫度系數(shù)為24.33 ppm/℃，輸出電流變化率僅為0.028 9%/V, PSRR為-85 dB，電路消耗的總電流小于200 nA。該電路已成功應(yīng)用在ETC喚醒接收機中的OSC中，并可望應(yīng)用于對溫度特性和電源電壓調(diào)整率有嚴(yán)格要求的模擬/混合系統(tǒng)中。
參考文獻
[1] 何樂年，王憶.模擬集成電路設(shè)計與仿真[M].北京：科學(xué)出版社，2008.
[2] De La Plaza A.Nanoampere supply independent low-voltage current reference[C].Marrakeeh：IEEE 2011 Faible Tension Fabile Consommation(FTFC)，2011：9-11.
[3] 畢查德·拉扎維，著.模擬CMOS集成電路設(shè)計[M].陳貴燦，程軍，張瑞智，等譯.西安：西安交通大學(xué)出版社，2003.
[4] HENRI J O，DANIEL A.CMOS current reference without resistance[J].IEEE Solid-State Circuits，1997，32(7)：1132-1135.
[5] BUCK A E，MCDONALD C L，LEWIS S H，et al.A CMOS bandgap reference without resistors[J].IEEE Solid-State Circuits，2002，37(1)：81-83.
[6] Wang Yi，He Lenain，Yan Xiaolang.All CMOS temperature，supply voltage and process independent current reference[C].IEEE International Conference on ASIC，2007：600-663.
[7] VITTOZ E，F(xiàn)ELLRATH J.CMOS analog integrated circuits based on weak inversion operation[J].IEEE Solid-State Circuits，1977，12(3)：224-231.