高效率低諧波失真E類射頻功率放大器的設計(圖)

引言

近年來，隨著無線通訊的飛速發(fā)展，無線通信里的核心部分——無線收發(fā)器越來越要求更低的功耗、更高的效率以及更小的體積，而作為收發(fā)器中的最后一級，功率放大器所消耗的功率在收發(fā)器中已占到了60%～90%，嚴重影響了系統(tǒng)的性能。所以，設計一種高效低諧波失真的功率放大器對于提高收發(fā)器效率，降低電源損耗，提高系統(tǒng)性能都有十分重大的意義。

筆者采用了sige bicmos工藝實現(xiàn)了集成e類功率放大器，其工作頻率為1.8ghz，工作電壓為1.5v，輸出功率為26dbm，并具有高效率和低諧波失真的特點，適用于fm/fsk等恒包絡調制信號的功率放大。為了達到設計目標，該功率放大器采用了一些特殊的方法，包括采用兩級放大結構，差分和互補型交叉耦合反饋結構。

e類功率放大器

e類功放工作原理

e類功率放大器的特點是將晶體管作開關管，相對于傳統(tǒng)的將晶體管用作電流源的a、b、ab類功率放大器，具有更高的附加功率效率（pae，power　added efficiency）。

圖1所示為理想e類功率放大器的原理圖。其中，c為場效應管結電容和外接電容之和，ron為場效應管處于線性區(qū)時的漏源電阻。

圖1  e類功放原理圖

當輸入電壓大于閾值電壓時，場效應管工作在線性區(qū)，相當于開關閉合，由于漏源間電阻ron很小，因此vd近似為0；而當輸入電壓小于閾值電壓時，場效應管截止，相當于開關斷開，id為0。此時，c開始充電，引起vd增加，調諧網絡從vd中濾出基波，傳輸到負載電阻上。當開關再次閉合時，有vd=0和dvd/dt =0，從而使得場效應管上的電壓和電流不同時出現(xiàn)，消除了由于充放電帶來的(1/2)cv2的損耗，晶體管理想效率達到100%。

除了高效率，e類功放還有一個優(yōu)點就是功率可調節(jié)性，即在保證輸出效率的同時能較大范圍的調節(jié)輸出功率。因為場效應管相當于開關，所以輸入電壓的幅值不會影響輸出功率的大小。同樣的，當場效應管處于三極管區(qū)時，漏源間的電阻ron上會有功率消耗ploss，這是e類功放的最主要功率損耗。由于ploss與vd2成正比，我們可以將漏極效率表示為：

（1）

其中，c為常數。這樣，通過調節(jié)電壓保證一定的輸出功率，e類功放就能保持較高效率。

存在問題

e類功放同樣也具有不少的局限性。例如，因為vd比vdd大上三倍左右，所以在設計的時候就必須考慮到擊穿電壓的影響，這樣會使得輸出的功率范圍有很大的局限性。此外，為了減少ron帶來的損耗，必須盡可能地增大寬長比，但是晶體管的面積越大，就會造成柵極的電容越大，使得在輸入端需要更小的電感來進行耦合，這會對輸入端信號提出更高的要求，很難通過bicmos工藝精確實現(xiàn)。而且大的柵漏電容會引起輸出端到輸入端的強反饋，這導致了輸入和輸出之間的耦合。最后，單端輸出電路每個周期都要向地或者硅襯底泄放一次大的電流，這可能會引起襯底耦合電流的頻率和輸入、輸出信號的頻率相同，從而在輸出端產生了錯誤的信號。

電路設計與改進

圖２所示為兩級差分結構的功率放大器，其中ｍ5、m8為第一級差分結構功率放大器，負責對第二級功率放大器提供大的驅動電壓；m1和m2組成第二級差分功率放大器，而m6、m7和m3、m4分別構成了一、二級的交叉耦合正反饋結構。

圖2  兩級差分耦合功率放大器

差分結構

圖2所示的全差分結構能夠解決襯底耦合的影響。由于在差分結構中，雙端輸出每個周期會向地泄放兩次電流，由此使耦合電流的頻率成為信號電流的兩倍，這就消除了襯底耦合對信號的干擾。另外，在相同的電源電壓下，當提供相同的輸出功率時，全差分結構中流過每個開關管的電流要比單端輸出小得多，所以在不增加開關損耗的前提下，可以使用尺寸更小的晶體管，從而減小對輸入信號的要求。

ｌｃ振蕩器

為了減小ron帶來的損耗，并且提高開關速度，通常ｍ1和ｍ2的寬長比都會做得比較大，這樣一來就會對輸入端信號有更高的要求。

圖2所示的功率放大器采用了模式鎖定技術，即lc振蕩器結構，不僅進一步降低了開關管的尺寸，而且加快了開關的轉換速度。由m3、m4構成的振蕩器中的交叉耦合部分，提供負阻來補償電感l(wèi)1、l2所引起的損耗，并對輸入開關管引入正反饋。這樣當ｌｃ振蕩器工作在功率放大器的輸入頻率時，由于其輸出端在m1和m2的漏極，會幫助輸入開關管在盡可能短的時間完成“開”和“關”狀態(tài)的變化，從而可以進一步減小輸入開關管的尺寸。通過調節(jié)ｌｃ振蕩器參數，使得輸出端以輸入頻率發(fā)生振蕩，從而加快開關管的開啟和關閉速度，達到減小開關管寬長比的目的。

此外，相對于采用單端口輸出結構的功率放大器，圖2所示的交叉耦合結構的功率放大器，在實際應用中會得到更低的總諧波失真（thd）。因為采用了全差分結構，在輸出端口會大幅度的削弱偶次諧波，所以在輸出諧波中奇次諧波占主要地位。

仿真結果與分析

本電路采用0.35μm sige bicmos的工藝進行仿真，因為sige晶體管具有較高的截止頻率，符合工作頻率在1.8ghz的要求。此外，它與cmos工藝有很好的兼容性，可以實現(xiàn)高集成度的芯片。

在cadence上通過spectrerf工具仿真后，得到輸出功率和附加功率效率（pae）隨頻率變化曲線（如圖3所示）。當電源電壓為1.5v，在1.8ghz時，pae達到最大值45.4%，漏極效率也達到最大值的66.2%，此時的輸出功率為26dbm。

圖3  pae和輸出功率隨頻率變化曲線

由圖4還可看出，偶次諧波在輸出端中并不占主導地位，它被大大的削弱了，相比單端口功率放大器，該器件在諧波失真方面有較大的改善。當輸入頻率為1.8ghz，電源的輸出電流如圖5所示，通過計算可以得到電源的輸出功率為595.5mw。圖6所示為漏極電壓vd經過調諧網絡后保留下的基次波部分波形，由此可以計算得到負載（50ω）上的功率為394mw。

圖4 輸出端諧波


圖5 電源電流


圖6 輸出電壓波形