新聞中心

EEPW首頁 > 電源與新能源 > 設計應用 > 多種降低內(nèi)核功耗的技術

多種降低內(nèi)核功耗的技術

作者: 時間:2007-05-25 來源:網(wǎng)絡 收藏
在美國圣何塞舉行的春季處理器論壇上,許多產(chǎn)品采用不同的技術成功地以更低的功耗實現(xiàn)了更高的性能,比如IntellaSys公司推出的第四代新型多內(nèi)核網(wǎng)狀產(chǎn)品。

Element CXI使用了介于FPGA基本功能單元與完整處理器的計算之間的網(wǎng)狀計算單元(見圖)。Element CXI使用數(shù)據(jù)流實現(xiàn)異步操作。

PA Semi公司基于64位PowerPC的PWRficient內(nèi)核的功耗幾乎降低了一個數(shù)量級。一個單內(nèi)核功耗稍高于3W,多內(nèi)核解決方案最多可使用16個處理器。該設計采用了大量區(qū)域,可以根據(jù)系統(tǒng)中運行的線程盡量減少活動區(qū)域的數(shù)量。

Handshake Solutions公司則采取了完全不同的無技術。ARM的ARM996HS處理器采用的就是Handshake Solutions公司這種獨特的無IC設計技術。無時鐘設計的功耗平均要比類似的ARM968E-S低2.8倍。ARM996HS還具有更低的電磁。

Element CXI采用這種類似FPGA功能單元的16位功能塊實現(xiàn)復雜的系統(tǒng)。

Tarari則另辟奚徑,通過它的Windows Media加速器實現(xiàn)高性能低功耗解決方案。該公司在這些產(chǎn)品線上有許多解決方案,包括可以分擔XML處理等任務的RAX4模式匹配處理器。像Tarari的T9000專用處理器可以將性能提高1到2個數(shù)量級,從而使傳統(tǒng)的主處理器能集中處理數(shù)據(jù)移動等其它任務。



關鍵詞: 模塊 架構 時鐘 輻射

評論


相關推薦

技術專區(qū)

關閉