新聞中心

EEPW首頁 > 電源與新能源 > 設計應用 > 開關電源輸入EMI濾波器設計與Pspice仿真

開關電源輸入EMI濾波器設計與Pspice仿真

作者: 時間:2010-06-13 來源:網絡 收藏

  6Pspice仿真

  (1)使用三端電容的電路的插損與以往電路插損的比較。

  取差模電容Cx為0.1μF,共模電容Cy為2200pF,共模電感L取8mH。三端電容的等效串聯(lián)電感ESL取0.36nH。在50Ω/50ΩQ系統(tǒng)中分別對一般結構的和使用了進行PSpice仿真。如圖7所示,在使用三端電容時,諧振點之后的插損效果明顯好于在濾波器中使用兩端電容的插損。提高了濾波器在高頻段的性能。

PSpice仿真

  (2)不同Cy值,固定ESL。

  在使用三端電容的濾波器電路中,輸入阻抗和輸出阻抗都取50時,分別取共模電容Cy為4700pF,3300pF和2200pF,其他參數不變,觀察共模電容Cy變化時對的影響。通過圖8的仿真結果看出,隨著共模電容的增大,在高頻段有所提高,并且濾波器諧振點降低;而在低頻段基本沒有變化。因此可以通過選擇較大的共模電容來提高濾波器高頻段的插入損耗。由于共模電容需要接地,有漏電流,Iid的存在,對人身安全存在威脅。而共模電容越大,漏電流越大,所以選擇共模電容時需要在漏電流滿足安全條件的情況下取值。

共模電容

  (3)固定Cy值,不同ESL。

  考察與信號線串聯(lián)的等效串聯(lián)電感ESL對插入損耗的影響。取共模電容Cy為3300pF,取ESL分別為0.03nH,0.36nH和0.72nH,其他參數值不變。從圖9的仿真結果可以看出,隨著ESL降低,諧振點提高,諧振點之后的插入損耗下降。

ESL降低

  7結束語

  在一般性能EMI濾波器的基礎上,使用作為共模電容對原濾波器加以改進,仿真結果表明,在高頻段有較好的插損效果。由于實際使用時設備的阻抗大小以及在高頻時元件的寄生效應均會對EMI濾波器的插損產生影響,因此還需根據實際情況對濾波器進行具體優(yōu)化設計。


上一頁 1 2 下一頁

評論


相關推薦

技術專區(qū)

關閉