新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 解析PCB Layout中的專業(yè)走線策略

解析PCB Layout中的專業(yè)走線策略

作者: 時間:2014-04-13 來源:網(wǎng)絡(luò) 收藏

布線()是設(shè)計工程師最基本的工作技能之一。走線的好壞將直接影響到整個系統(tǒng)的性能,大多數(shù)高速的設(shè)計理論也要最終經(jīng)過 得以實現(xiàn)并驗證,由此可見,布線在高速設(shè)計中是至關(guān)重要的。下面將針對實際布線中可能遇到的一些情況,分析其合理性,并給出一些比較優(yōu) 化的走線策略。主要從直角走線,差分走線,蛇形線等三個方面來闡述。

本文引用地址:http://butianyuan.cn/article/236429.htm

1、直角走線

直角走線一般是布線中要求盡量避免的情況,也幾乎成為衡量布線好壞的標準之一,那么直角走線究竟會對信號傳輸產(chǎn)生多大的影響呢?從原理上說,直角走線會使傳輸線的線寬發(fā)生變化,造成阻抗的不連續(xù)。其實不光是直角走線,頓角,銳角走線都可能會造成阻抗變化的情況。

?

?

直角走線的對信號的影響就是主要體現(xiàn)在三個方面:一是拐角可以等效為傳輸線上的容性負載,減緩上升時間;二是阻抗不連續(xù)會造成信號的反射;三是直角尖端產(chǎn)生的EMI。

傳輸線的直角帶來的寄生電容可以由下面這個經(jīng)驗公式來計算:

C=61W(Er)[size=1]1/2[/size]/Z0

在 上式中,C就是指拐角的等效電容(單位:pF),W指走線的寬度(單位:inch),εr指介質(zhì)的介電常數(shù),Z0就是傳輸線的特征阻抗。舉個例子,對于一 個4Mils的50歐姆傳輸線(εr為4.3)來說,一個直角帶來的電容量大概為0.0101pF,進而可以估算由此引起的上升時間變化量:

T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps

通過計算可以看出,直角走線帶來的電容效應(yīng)是極其微小的。

由于直角走線的線寬增加,該處的阻抗將減小,于是會產(chǎn)生一定的信號反射現(xiàn)象,我們可以根據(jù)傳輸線章節(jié)中提到的阻抗計算公式來算出線寬增加后的等效阻抗,然后根據(jù)經(jīng)驗公式計算反射系數(shù):

ρ= (Zs-Z0)/(Zs+Z0),一般直角走線導(dǎo)致的阻抗變化在7%-20%之間,因而反射系數(shù)最大為0.1左右。而且,從下圖可以看到,在W/2線長的 時間內(nèi)傳輸線阻抗變化到最小,再經(jīng)過W/2時間又恢復(fù)到正常的阻抗,整個發(fā)生阻抗變化的時間極短,往往在10ps之內(nèi),這樣快而且微小的變化對一般的信號 傳輸來說幾乎是可以忽略的。

?

?

很多人對直角走線都有這樣的理解,認為尖端容易發(fā)射或接收電磁波,產(chǎn)生EMI,這也成為許多人認為不能直角走線的理由之一。然而很多實際測試的結(jié)果顯示,直角走線并不會比直線產(chǎn)生很明顯的EMI。也許目前的儀器性能,測試水平制約了測試的精確性,但至少說明了一個問題,直角走線的輻射已經(jīng)小于儀器本身的測量誤差。

總 的說來,直角走線并不是想象中的那么可怕。至少在GHz以下的應(yīng)用中,其產(chǎn)生的任何諸如電容,反射,EMI等效應(yīng)在TDR測試中幾乎體現(xiàn)不出來,高速 PCB設(shè)計工程師的重點還是應(yīng)該放在布局,電源/地設(shè)計,走線設(shè)計,過孔等其他方面。當然,盡管直角走線帶來的影響不是很嚴重,但并不是說我們以后都可以 走直角線,注意細節(jié)是每個優(yōu)秀工程師必備的基本素質(zhì),而且,隨著數(shù)字電路的飛速發(fā)展,PCB工程師處理的信號頻率也會不斷提高,到10GHz以上的RF設(shè) 計領(lǐng)域,這些小小的直角都可能成為高速問題的重點對象。

2、差分走線

差分信號(Differential Signal)在高速電路設(shè)計中的應(yīng)用越來越廣泛,電路中最關(guān)鍵的信號往往都要采用差分結(jié)構(gòu)設(shè)計,什么另它這么倍受青睞呢?在PCB設(shè)計中又如何能保證其良好的性能呢?帶著這兩個問題,我們進行下一部分的討論。

何為差分信號?通俗地說,就是驅(qū)動端發(fā)送兩個等值、反相的信號,接收端通過比較這兩個電壓的差值來判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。

?

?

差分信號和普通的單端信號走線相比,最明顯的優(yōu)勢體現(xiàn)在以下三個方面:

a.抗干擾能力強,因為兩根差分走線之間的耦合很好,當外界存在噪聲干擾時,幾乎是同時被耦合到兩條線上,而接收端關(guān)心的只是兩信號的差值,所以外界的共模噪聲可以被完全抵消。

b.能有效抑制EMI,同樣的道理,由于兩根信號的極性相反,他們對外輻射的電磁場可以相互抵消,耦合的越緊密,泄放到外界的電磁能量越少。

c. 時序定位精確,由于差分信號的開關(guān)變化是位于兩個信號的交點,而不像普通單端信號依靠高低兩個閾值電壓判斷,因而受工藝,溫度的影響小,能降低時序上的誤 差,同時也更適合于低幅度信號的電路。目前流行的LVDS(low voltage differential signaling)就是指這種小振幅差分信號技術(shù)。


上一頁 1 2 3 下一頁

關(guān)鍵詞: PCB Layout

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉