新聞中心

EEPW首頁 > EDA/PCB > 新品快遞 > Mentor企業(yè)驗證平臺使用戶生產(chǎn)率提高1000倍

Mentor企業(yè)驗證平臺使用戶生產(chǎn)率提高1000倍

作者: 時間:2014-04-14 來源:電子產(chǎn)品世界 收藏

   Graphics公司日前發(fā)布了® 企業(yè)驗證平臺()。該平臺將先進的驗證解決方案®、全球硬件仿真資源分配技術® OS3和強大的調(diào)試環(huán)境Visualizer™融合在一起,形成一個全球范圍內(nèi)可用的高性能資源數(shù)據(jù)中心。 的全球資源管理特性可以支持公司世界各地的項目團隊,最大程度地提高用戶的生產(chǎn)率和總的驗證投資回報率。Mentor 可將仿真性能和生產(chǎn)率提高400~10,000倍。

本文引用地址:http://www.butianyuan.cn/article/236490.htm

  Mentor Graphics公司設計驗證技術部副總裁兼總經(jīng)理John Lenyo表示:“Mentor在驗證技術方面的目標是創(chuàng)造一種環(huán)境,使得從最初的設計創(chuàng)意到硅片制造,再到成品的整個驗證過程均從基本驗證引擎中提取出來,”John Lenyo說道,“在EVP的幫助下,Mentor清除了硬件加速方面存在的障礙,將基于仿真驗證的功能性和可觀察性與硬件加速器的速度結(jié)合起來,從而宣告一個企業(yè)級驗證的新時代。”

   OS3 和 Mentor VIP將企業(yè)仿真變成一個世界級的高性能資源數(shù)據(jù)中心

  為了提升企業(yè)在硬件加速器上的投資,并使之成為真正的企業(yè)級驗證資源,硬件加速器仿真必須進行從以項目為導向的工程實驗工具轉(zhuǎn)變成以數(shù)據(jù)中心為主體的全球性資源的改革。改革的第一步是要消除內(nèi)置在線仿真(ICE)纏結(jié)的線路、速度適配器和實體設備,而用虛擬設備替代它們。  OS3 VirtuaLAB外圍設備是立即可重配的,可支持多個項目,并能迅速切換優(yōu)先項目。重新配置是可以實現(xiàn)的,因為VirtuaLAB的主機是標準的數(shù)據(jù)中心計算機,而不是專有的硬件設施。

  OS3企業(yè)服務器能夠有效地管理全球硬件仿真加速器資源,并將其導入商業(yè)隊列管理器中,形成一個單一的高容量實體。企業(yè)服務器決定著每項工作的優(yōu)先順序,能夠立即暫停低優(yōu)先級的工作,轉(zhuǎn)而為高優(yōu)先級的工作服務。

  Veloce OS3還能為硬件加速器添加先進的驗證功能,包括PSL/SystemVerilog斷言,功能覆蓋率和低功耗的UPF。這使得高性能的覆蓋率收斂流程和運行應用程序軟件關鍵的SoC子系統(tǒng)的流片前性能分析成為可能。為了最大程度地復用驗證平臺,按照UVM/RTL標準,為仿真模式和加速模式專門設計的Mentor驗證IP。這些特性使得仿真到硬件加速模式的無縫轉(zhuǎn)換成為現(xiàn)實,在不損害功能的情況下,可比單獨的仿真性能提高1000倍。

  新型Visualizer調(diào)試器和軟件調(diào)試組件

  有了片上系統(tǒng) (SoC)設計軟件,設計團隊就可將大部分的驗證時間用于調(diào)試。因此,提高從模塊到系統(tǒng)的調(diào)試效率就變得十分重要。新型Visualizer調(diào)試器是一個單一的調(diào)試解決方案,與仿真和硬件加速器緊密相連,具備處理當今最大SoC的容量和性能。Visualizer調(diào)試器提供了高效的RTL、門級和測試平臺的調(diào)試,包括自動追蹤以快速精確定位出錯誤的根本原因,協(xié)議和事務級調(diào)試,一整套自帶的UVM和SystemVerilog基于類的調(diào)試功能,以及低功耗UPF調(diào)試。仿真和硬件加速的交互模式和后仿真模式都具有上述功能 。

  在具備啟動OS的功能后,SoC signoff 解決方案才得以完善。軟件調(diào)試操作系統(tǒng)時往往需要比較多的思考時間,而硬件加速器處于空閑狀態(tài)。OS3將思考時間轉(zhuǎn)移到Codelink® 工具上,Codelink® 工具可以支持多達10倍于通過單用戶JTAG調(diào)試的工程師的數(shù)量,并且回放軟件執(zhí)行的速度高達100MHz。利用OS3,硬件加速器可以全速執(zhí)行一個又一個任務而軟件進行離線調(diào)試。所有這些功能結(jié)合在一起,能夠在設計周期中最大程度地提高調(diào)試效率并盡可能早地啟動OS。

  統(tǒng)一覆蓋率和分析提升產(chǎn)品質(zhì)量和效率,并為需要覆蓋率的邏輯優(yōu)化硬件仿真器

  許多 SoC項目的驗證數(shù)據(jù)有多個來源,這就需對驗證數(shù)據(jù)進行合并和綜合分析,以評估實際項目的完成情況。有了Veloce OS3 和 10.3,就可將所有的斷言、覆蓋率和運行時間數(shù)據(jù),包括硬件仿真、形式驗證、仿真、混合信號和低功耗等,寫入高性能的數(shù)據(jù)庫。借助共同數(shù)據(jù)庫、驗證管理工具和測試計劃,驗證小組能夠立即查看覆蓋率情況,準確查出無效的測試,縮短數(shù)據(jù)合并時間,提高回歸測試的吞吐率,減少調(diào)試時間,從總體上提高產(chǎn)品的質(zhì)量和生產(chǎn)率。

  EVP 統(tǒng)一覆蓋數(shù)據(jù)庫 (UCDB)支持統(tǒng)一覆蓋互通性標準(UCIS),在了解其它驗證引擎已取得的覆蓋率的情況下,優(yōu)化下載到硬件加速器的邏輯的覆蓋率,縮短編譯時間,節(jié)約寶貴的硬件仿真資源,從而創(chuàng)建一個更智能的覆蓋率收斂流程。

  上市時間

  Mentor企業(yè)驗證平臺組件計劃于2014年第二季度末上市。



關鍵詞: Mentor Questa Veloce EVP

評論


相關推薦

技術專區(qū)

關閉