新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 1553B總線遠(yuǎn)程終端的FPGA程序設(shè)計(jì)

1553B總線遠(yuǎn)程終端的FPGA程序設(shè)計(jì)

作者: 時(shí)間:2013-06-26 來(lái)源:網(wǎng)絡(luò) 收藏

  0 引言

  是MIL-STD-1553美國(guó)軍用標(biāo)準(zhǔn)總線的簡(jiǎn)稱,在飛機(jī)的航電系統(tǒng)中應(yīng)用廣泛.為了提高可靠性,1553B 總線一般采用雙余度總線結(jié)構(gòu),在1553B 總線上可掛接三種終端類型:總線控制器(BC).(RT)和總線監(jiān)視器(BM).總線網(wǎng)絡(luò)上可掛接32 個(gè)終端,在這32 個(gè)終端中,的數(shù)量往往最多.目前,為實(shí)現(xiàn)1553B 總線通信,大都是開發(fā)獨(dú)立的通信接口模塊,不但成本高,整個(gè)系統(tǒng)的重量也會(huì)因此增加,不利于航空領(lǐng)域的使用.隨著電子技術(shù)的發(fā)展,F(xiàn)PGA已經(jīng)迅速應(yīng)用于各個(gè)領(lǐng)域,系統(tǒng)中的各個(gè)電路模塊大都包含F(xiàn)PGA 芯片.本文介紹一種使用FPGA 編程,實(shí)現(xiàn)通信中的方法,本方法具有開發(fā)周期短.方法簡(jiǎn)單.可移植性強(qiáng)的特點(diǎn),可大大降低系統(tǒng)的開發(fā)成本,縮短開發(fā)周期.

  1 簡(jiǎn)介

  現(xiàn)代飛機(jī)典型的航電系統(tǒng)及1553B 總線應(yīng)用框圖如圖1所示.1553B總線采用指令/ 響應(yīng)型通信協(xié)議,構(gòu)成1553B 總線傳輸協(xié)議有三要素:命令字.數(shù)據(jù)字和狀態(tài)字,每個(gè)字的長(zhǎng)度為20 b,且由3部分組成:同步頭(3 b).數(shù)據(jù)段(16 b)和奇偶位(1 b),如圖2所示.

  命令字由總線控制器(BC)發(fā)出,共包含20位的長(zhǎng)度,前3位是同步頭,最后一位是奇偶校驗(yàn)位,有效信息為16位,有效信息位中,前5位為RT的地址場(chǎng),該場(chǎng)指出了被尋址的終端地址.有1位是發(fā)送/接收(T/R)位,當(dāng)此位為“1”時(shí),命令被尋址的終端發(fā)送消息,為“0”時(shí),則命令被尋址的終端接收消息.另外5位為子地址/方式代碼場(chǎng),一般情況下,按指示向被尋址終端某一個(gè)分地址進(jìn)行通信,當(dāng)這5位全為“0”或全為“1”時(shí)定義為方式代碼場(chǎng).有效信息中的最后5位為計(jì)數(shù)/方式碼場(chǎng),通常情況下,它定義了與該指令相關(guān)的數(shù)據(jù)字?jǐn)?shù),但在前5位為方式場(chǎng)時(shí),它就成了方式控制碼.

  數(shù)據(jù)字有20 位長(zhǎng),其中16 位有效信息是總線上傳輸?shù)臄?shù)據(jù)信息.

  狀態(tài)字僅僅對(duì)指令字響應(yīng),被尋址的遠(yuǎn)程終端發(fā)出,并包括5位本RT地址場(chǎng)和8位指示了通信狀態(tài)和本RT及子系統(tǒng)狀態(tài)的信息位.

  2 硬件構(gòu)成

  信號(hào)調(diào)制解調(diào)所需的隔離變壓器和收發(fā)器需單獨(dú)購(gòu)買,本文采用HOLT 公司的PM-DB2745D 芯片和HI-

  1573 芯片,從而曼徹斯特編碼解碼往后的部分都可以在一片F(xiàn)PGA芯片內(nèi)實(shí)現(xiàn).本文是將1553B總線的遠(yuǎn)程終端集成到海軍某型號(hào)飛機(jī)航電子系統(tǒng)的一塊計(jì)算機(jī)板上,計(jì)算機(jī)板采用的是Altera 公司的Cyclone Ⅲ系列FPGA芯片,硬件連接關(guān)系如圖3所示.

  3 FPGA內(nèi)部模塊構(gòu)成

  遠(yuǎn)程終端是用戶子系統(tǒng)到數(shù)據(jù)總線上的接口,它在BC 的控制下提取或吸收數(shù)據(jù),總線上的位傳輸速率為1.0 Mb/s,信號(hào)以串行數(shù)字脈沖調(diào)制方式在數(shù)據(jù)總線上傳輸,傳輸?shù)臄?shù)據(jù)碼為曼徹斯特Ⅱ型雙電平編碼,邏輯1為雙極編碼信號(hào)1/0(即一個(gè)正脈沖繼之以一個(gè)負(fù)脈沖),邏輯0 為雙極編碼信號(hào)0/1(即一個(gè)負(fù)脈沖繼之以一個(gè)正脈沖),過(guò)零跳變發(fā)生在每一位時(shí)的中點(diǎn),如圖4所示.

  總線系統(tǒng)中傳輸?shù)南⒏袷接?0種,本文涉及到的有三種消息傳輸方式,即總線控制器向遠(yuǎn)程終端的傳輸.遠(yuǎn)程終端向總線控制器的傳輸和遠(yuǎn)程終端向遠(yuǎn)程終端的傳輸.FPGA的主要編程思路如圖5所示.

fpga相關(guān)文章:fpga是什么



上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉