1553B總線遠程終端的FPGA程序設(shè)計

　　實際編程時，對1553B總線數(shù)據(jù)的解析響應(yīng)在數(shù)據(jù)解析模塊.數(shù)據(jù)編碼模塊.主控模塊和軟件接口模塊的協(xié)調(diào)工作下完成，F(xiàn)PGA 內(nèi)部各功能模塊的聯(lián)系如圖6所示.

　　FPGA中各模塊的詳細功能詳述如下：

　?。?）數(shù)據(jù)解析模塊：本模塊對總線上串行數(shù)字脈沖進行接收并解析，數(shù)據(jù)解析模塊負責(zé)檢測命令字.數(shù)據(jù)字.狀態(tài)字的同步頭，1553B 總線的每一條消息都是從命令字開始的，數(shù)據(jù)解析模塊在檢測到命令字同步頭后，將同步頭后邊的16位有效信息進行串并轉(zhuǎn)換，經(jīng)過解析后，判定是否對該命令做出響應(yīng)，若此命令是發(fā)給本RT終端的，則根據(jù)命令做出接收數(shù)據(jù)或發(fā)送數(shù)據(jù)的響應(yīng)，若此命令不是發(fā)給本RT 終端的，則不做出任何響應(yīng).

　?。?）數(shù)據(jù)編碼模塊：本模塊在接收到數(shù)據(jù)發(fā)送命令時進行工作，主要完成對發(fā)送數(shù)據(jù)的曼徹斯特Ⅱ型雙電平編碼.

　?。?）主控模塊：本模塊控制各模塊協(xié)調(diào)工作，為各模塊提供正常工作的時鐘信號，當(dāng)數(shù)據(jù)解析模塊接收到的是接收數(shù)據(jù)命令時，將數(shù)據(jù)解析模塊解析得到的數(shù)據(jù)字存儲到一個雙口RAM中，記為RAM1,等待CPU前來讀取，RAM1 被劃分為32 個區(qū)域，對應(yīng)此RT 終端的32 個子地址；當(dāng)數(shù)據(jù)解析模塊接收到的是發(fā)送數(shù)據(jù)命令時，將CPU事先存儲在另一個雙口RAM中的數(shù)據(jù)發(fā)送給數(shù)據(jù)編碼模塊，此雙口RAM 記為RAM0?RAM0 同樣被劃分為32個區(qū)域，對應(yīng)RT終端的32個子地址.

　?。?）軟件接口模塊：本模塊是與CPU 通信的接口，當(dāng)RAM1中某個區(qū)域存儲新的數(shù)據(jù)時，通知軟件前來讀取，當(dāng)軟件向RAM0中某個區(qū)域?qū)懭霐?shù)據(jù)后，通知FPGA軟件寫入數(shù)據(jù)完畢.

　　4 試驗

　　試驗時，將程序下載至FPGA中，使用Quartus Ⅱ軟件自帶的邏輯分析儀觀察FPGA的通信性能，采用上海旋極公司提供的成品1553B 板卡和配套測試軟件與本文開發(fā)的電路進行通信，試驗證實：兩者通信結(jié)果正確無誤，滿足1553B總線通信要求，其中，A路總線接收數(shù)據(jù)的邏輯關(guān)系如圖7所示.

　　5 結(jié)語

　　本文介紹了1553B 軍用航空總線遠程終端通過FPGA 編程實現(xiàn)的方法，該程序通過調(diào)試之后可以很好的工作，完全可以滿足海軍某型號飛機某系統(tǒng)遠程終端1553B 總線通信的要求。將1553B 總線接口集成到FPGA 內(nèi)，不但降低了成本，縮短了開發(fā)周期，也減輕了機身的重量，具有非常重要的現(xiàn)實意義和良好的應(yīng)用前景。