LVDS的接口電路設(shè)計(jì)

　　1 引 言

　　對(duì)于高速電路，尤其是高速數(shù)據(jù)總線(xiàn)，常用的器件一般有ECL、BTL和GTL等。這些器件的工藝成熟，應(yīng)用也較為廣泛，但都存在一個(gè)共同的弱點(diǎn)，即功耗大。此外， 采用單端信號(hào)的BTL 和GTL器件，電磁輻射也較強(qiáng)。目前， NS公司率先推出的CMOS工藝的低電壓差分信號(hào)器件， 即LVDS給了人們另一種選擇。

　　2 LVDS技術(shù)簡(jiǎn)介

　　LVDS（Low Voltage Differential Signaling）是一種小振幅差分信號(hào)技術(shù)，使用非常低的幅度信號(hào)（約350 mV）通過(guò)一對(duì)差分PCB走線(xiàn)或平衡電纜傳輸數(shù)據(jù)。它允許單個(gè)信道傳輸速率達(dá)到每秒數(shù)百兆比特，其特有的低振幅及恒流源模式驅(qū)動(dòng)只產(chǎn)生極低的噪聲，消耗非常小的功率。

　　LVDS定義在2個(gè)國(guó)際標(biāo)準(zhǔn)中： IEEE P1596.3 （1996 年3 月通過(guò)） , 主要面向SC I （ ScalableCoherent Interface） ,定義了LVDS的電特性，還定義了SC I協(xié)議中包交換時(shí)的編碼； ANSI /EIA -644 （1995年11月通過(guò)） ,主要定義了LVDS的電特性，并建議了655 Mb / s的最大速率和1. 823Gb / s的無(wú)失真媒質(zhì)上的理論極限速率。在2個(gè)標(biāo)準(zhǔn)中都指定了與物理媒質(zhì)無(wú)關(guān)的特性，這保證了LVDS能成為多用途的接口標(biāo)準(zhǔn)。

　　3 LVDS器件的工作原理

　　LVDS器件的工作原理如圖1所示。

圖1 LVDS的工作原理圖

　　LVDS驅(qū)動(dòng)器由一個(gè)驅(qū)動(dòng)差分線(xiàn)對(duì)的電流源組成，通常為3. 5 mA.LVDS接收器具有很高的輸入阻抗，因此驅(qū)動(dòng)器輸出的電流大部分都流過(guò)100Ω的匹配電阻，并在接收器的輸入端產(chǎn)生大約350 mV的電壓。當(dāng)驅(qū)動(dòng)器翻轉(zhuǎn)時(shí)，它改變流經(jīng)電阻的電流方向，產(chǎn)生有效的邏輯"1"和邏輯"0"狀態(tài)。

　　驅(qū)動(dòng)器只有一個(gè)恒流源，這個(gè)差分驅(qū)動(dòng)器采用奇模（Odd - mode）的傳輸方式，即等量的方向相反的電流分別在傳輸線(xiàn)路上傳送。電流會(huì)重新回流到雙絞線(xiàn)內(nèi)，加上電流環(huán)路面積較小，因此產(chǎn)生最少電磁干擾。電源將供電加以限制，以免轉(zhuǎn)變時(shí)產(chǎn)生突變電流。由于并無(wú)突變電流出現(xiàn)，因此數(shù)據(jù)傳輸速度高達(dá)1. 5 Gb / s,但又不會(huì)大幅增加功耗。此外，恒流驅(qū)動(dòng)器的輸出可以容許傳輸線(xiàn)路出現(xiàn)短路情況或接地，而且即使這樣也不會(huì)產(chǎn)生散熱上的問(wèn)題。

　　差分接收器是一款高阻抗芯片，可以檢測(cè)小至20 mV的差分信號(hào)，然后將這些信號(hào)放大，以至達(dá)到標(biāo)準(zhǔn)邏輯電位。由于差分信號(hào)具有1. 2 V的典型驅(qū)動(dòng)器補(bǔ)償電壓，而接收器可以接受由接地至2. 4 V的輸入電壓，因此可以抑制高達(dá)±1 V來(lái)自傳輸線(xiàn)路的共模噪聲。

　　由于邏輯狀態(tài)之間只有300 mV 的電壓差別，因此電壓變化極快， 但轉(zhuǎn)換速率不會(huì)加快。

　　又由于轉(zhuǎn)變速度減慢，使得輻射場(chǎng)的強(qiáng)度也大幅減弱。同樣，傳輸路線(xiàn)阻抗不連續(xù)性的反射也不會(huì)成為大問(wèn)題，有助減低電波輻射量及信號(hào)的串?dāng)_。

　　4 LVDS與其他幾種邏輯電路的接口設(shè)計(jì)

　　由于LVDS是一種新技術(shù)， 因而在使用時(shí)LVDS和其他邏輯電路的接口設(shè)計(jì)就很重要，設(shè)計(jì)時(shí)，應(yīng)注意以下幾個(gè)問(wèn)題：

　?。?）根據(jù)系統(tǒng)的工作電源配置情況和需要傳輸?shù)臄?shù)據(jù)電平，合理選用驅(qū)動(dòng)器和接收器芯片，或者根據(jù)接口芯片的情況，對(duì)被傳輸?shù)臄?shù)據(jù)首先進(jìn)行電平轉(zhuǎn)換。

　?。?） 注意阻抗匹配。根據(jù)接收器輸入端的情況確定是否需要外接100 Ω 電阻，同時(shí)要根據(jù)PCB的板材和參數(shù)合理設(shè)計(jì)驅(qū)動(dòng)器的線(xiàn)輸出阻抗，使其在90~107Ω 范圍內(nèi)。PCB傳輸線(xiàn)要盡可能地短，因?yàn)檫^(guò)長(zhǎng)的線(xiàn)路，不但傳輸衰耗加大，降低了傳輸速率，而且阻抗也容易失配，并可能影響到信號(hào)的完整性。

　?。?） 根據(jù)數(shù)據(jù)傳輸速率和傳輸電纜長(zhǎng)度的關(guān)系，確定合適的電纜長(zhǎng)度以滿(mǎn)足系統(tǒng)的要求。一般地采用LVDS方式傳輸數(shù)據(jù)，假定負(fù)載電阻為100Ω，當(dāng)雙絞線(xiàn)長(zhǎng)度為10 m時(shí)，傳輸速率可達(dá)400Mb / s;當(dāng)電纜長(zhǎng)度增加為20 m時(shí)，速率降為100Mb / s;而當(dāng)電纜長(zhǎng)度為100 m時(shí)，速率只能達(dá)到10Mb / s左右。

　?。?）多數(shù)LVDS接口芯片的使能端在片內(nèi)沒(méi)有接上拉或下拉電阻。如果沒(méi)有驅(qū)動(dòng)信號(hào)輸入，它們會(huì)不確定地被直接與地或VCC相連，有可能造成邏輯錯(cuò)誤，所以除非有特別說(shuō)明，接口芯片的使能輸入端不要懸空。

　　4. 1 LVDS之間的連接

　　由于LVDS的芯片內(nèi)輸入端一般含有匹配阻抗，因此LVDS驅(qū)動(dòng)器和LVDS接收器可以用一段連接線(xiàn)直接相連。