新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 一種多目標(biāo)串聯(lián)型短路限流控制器的研究

一種多目標(biāo)串聯(lián)型短路限流控制器的研究

作者: 時(shí)間:2012-05-11 來源:網(wǎng)絡(luò) 收藏
4 實(shí)驗(yàn)結(jié)果分析
4.1 DSP/FPGA
此處裝置由DSP,F(xiàn)PGA和CPLD等構(gòu)成,其中DSP模塊負(fù)責(zé)完成數(shù)據(jù)的處理,與上位機(jī)(人機(jī)交互系統(tǒng))的通訊,與下層結(jié)構(gòu)(FPGA)的數(shù)據(jù)交換:FPGA模塊完成電壓、電流等各變量采樣,及各變量的邏輯運(yùn)算并上傳數(shù)據(jù)給上層結(jié)構(gòu)DSP;CPLD負(fù)責(zé)直接采集功率單元(IGBT模塊)的各項(xiàng)數(shù)據(jù)和指標(biāo),如死區(qū)產(chǎn)生、溫度信號(hào)采集、IGBT過壓過流保護(hù)等。圖7為基于DSP和FPGA構(gòu)成的主控結(jié)構(gòu)框圖。

j.JPG



4.2 實(shí)驗(yàn)分析
首先用該裝置進(jìn)行了電壓暫降實(shí)驗(yàn),由于三相是對(duì)稱的,下面僅對(duì)a相進(jìn)行研究,結(jié)合電壓擾動(dòng)發(fā)生裝置使系統(tǒng)電壓在0.1~0.3 s發(fā)生電壓暫降,并通過上述控制策略進(jìn)行控制。圖8a示出實(shí)驗(yàn)波形。由圖可見,雖然usag發(fā)生了電壓暫降,但是由于裝置的補(bǔ)償uL仍然保持220V。

k.JPG


用該裝置進(jìn)行了短路電流限制實(shí)驗(yàn)。當(dāng)系統(tǒng)正常工作時(shí),裝置補(bǔ)償系統(tǒng)電壓到額定電壓Uo=220V,iL約為10A。工作一段時(shí)間后,使負(fù)載側(cè)發(fā)生短路,系統(tǒng)會(huì)有較大電流通過。設(shè)定電流互感器檢測(cè)系統(tǒng)電流超過30A時(shí),裝置脈沖閉鎖,同時(shí)雙向晶閘管觸發(fā)導(dǎo)通,旁路補(bǔ)償裝置,投入限流電抗器實(shí)施限流其中限流電抗器選擇8.5mH。
由實(shí)驗(yàn)波形可見,當(dāng)短路故障發(fā)生時(shí),iL增大,裝置延遲半個(gè)工頻周期推出運(yùn)行,雙向晶閘管代替裝置工作,之所以延遲半個(gè)周期是因?yàn)榫чl管驅(qū)動(dòng)板具有10 ms延時(shí)時(shí)間。對(duì)比圖8b上、下波形可知,負(fù)載側(cè)電流在加入限流電抗器之后明顯減小,從而達(dá)到短路電流限制的作用。

5 結(jié)論
提出一種新型,將該控制裝置與電抗器串聯(lián)于電路之中,當(dāng)發(fā)生短路時(shí),將控制器切除,用限流電抗器實(shí)現(xiàn)限流作用,這里著重討論了當(dāng)發(fā)生短路時(shí)控制裝置的控制策略,用完全法實(shí)現(xiàn)了對(duì)電壓降落的補(bǔ)償,討論了在系統(tǒng)發(fā)生暫降時(shí)電壓的補(bǔ)償策略,然后研究了對(duì)系統(tǒng)中諧波的抑制,運(yùn)用電源電流控制法濾除系統(tǒng)中的諧波,最后用PSCAD對(duì)所研究的控制方法進(jìn)行了仿真和實(shí)驗(yàn),結(jié)果實(shí)現(xiàn)了電壓的補(bǔ)償和諧波的抑制功能。


上一頁 1 2 3 4 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉