PC/104總線/TMS320VC5402HPI口通信解決方案

ＥＰＭ７１２８Ｓ用來提供整個系統(tǒng)需要的組合邏輯。它屬于ＭＡＸ７０００系列，是Ａｌｔｅｒａ公司的基于第二代ＭＡＸ結(jié)構(gòu)的ＣＰＬＤ。它提供多達(dá)５０００個可用門和在系統(tǒng)編程，其引腳到引腳延時快達(dá)６ｎｓ?？梢匀菁{各種各樣的獨(dú)立的組合邏輯和時序邏輯。ＥＰＭ７１２８Ｓ有兩個工作電壓，核電壓為５Ｖ， Ｉ／Ｏ工作電壓可設(shè)為５Ｖ或３．３Ｖ。設(shè)為３．３Ｖ時，其輸入為５Ｖ，而輸出為３．３Ｖ ＴＴＬ電平所有的驅(qū)動器均能配置在３．３Ｖ和５Ｖ，允許用于混合電壓系統(tǒng)中。ＥＰＭ７１２８Ｓ的優(yōu)點(diǎn)是基于Ｅ２ＰＲＯＭ原理，可以通過ＪＴＡＧ口進(jìn)行在線編程，設(shè)計者可將設(shè)計內(nèi)容從ＰＣ機(jī)上通過下載電纜和ＪＴＡＧ口對ＥＰＭ７１２８Ｓ進(jìn)行任意次修改。在這里使用ＥＰＭ７１２８Ｓ是為電路提供組合邏輯以映射空間。它有多達(dá)１００個Ｉ／Ｏ引腳可供編程使用，可以接入ＰＳ、ＩＳ等管腳，方便系統(tǒng)擴(kuò)展存儲空間和外設(shè)。

３ 軟件編程

程序分為兩大部分：主程序及中斷服務(wù)子程序。主程序完成初始化后，等待ＣＣ同步脈沖的到來。ＣＣ同步信號連到ＤＳＰ的外部中斷上，當(dāng)脈沖到來時，ＤＳＰ響應(yīng)外部中斷，脈沖到來一次響應(yīng)一次中斷。中斷服務(wù)子程序完成隨機(jī)數(shù)的迭代、對比、信號的接收、譯碼、解密及主控機(jī)的數(shù)據(jù)傳輸?shù)?。主程序流程如圖３所示。

Ｃ５４ｘ和主機(jī)都能夠訪問Ｃ５４ｘ片內(nèi)ＲＡＭ。主機(jī)存取時必須同步于Ｃ５４ｘ的時鐘，以確保片內(nèi)ＲＡＭ讀／寫正確。當(dāng)Ｃ５４ｘ和主機(jī)同時讀／寫同一存儲區(qū)域時將產(chǎn)生沖突，這時主機(jī)具有優(yōu)先權(quán)，Ｃ５４ｘ ＣＰＵ將等待一個Ｃ５４ｘ時鐘周期。

主機(jī)訪問ＨＰＩ時，首先完成外部接口部分的操作，即先初始化ＨＰＩＣ寄存器，然后初始化ＨＰＩＡ寄存器，再從ＨＰＩＤ寄存器中讀出或?qū)懭霐?shù)據(jù)。ＨＰＩ的３個寄存器如表３所示。

在ＤＳＰ的初始化程序中，一般對ＨＰＩＣ進(jìn)行了初始化后就無需再對ＨＰＩ操作了，其余的工作就完全由主機(jī)完成。通過ＨＰＩ接口，主機(jī)和Ｃ５４ｘ之間可以相互發(fā)送中斷請求。主機(jī)通過ＨＰＩＣ寄存器的ＤＳＰＩＮＴ位中斷Ｃ５４ｘ，而Ｃ５４ｘ通過ＨＰＩＣ寄存器的ＨＩＮＴ位發(fā)中斷請求到主機(jī)。無論是主機(jī)或Ｃ５４ｘ都可以通過讀?。龋校桑脕砼袛啵龋桑危砸_的狀態(tài)，但是ＨＰＩＣ中的ＨＩＮＴ位只能由主機(jī)清除。

ＨＰＩＤ寄存器具有可供選擇的自動地址自增特性，它為讀／寫連續(xù)的存儲區(qū)提供了便利。自增模式下連續(xù)傳送數(shù)據(jù)，每訪問存儲器一次，ＨＰＩＡ寄存器地址就自動增加。由于主機(jī)無需在每次訪問存儲器時修改ＨＰＩＡ值，從而提高了系統(tǒng)性能。當(dāng)ＨＣＮＴＬ０＝１且ＨＣＮＴＬ１＝０時選擇自增模式。需要注意的是，如果采用了擴(kuò)展的片內(nèi)ＲＡＭ，要保證正確的自增操作，ＨＰＩＣ寄存器中的ＸＨＰＩＡ位必需設(shè)置為１。

當(dāng)使用地址自增模式時，讀操作后ＨＰＩＡ寄存器地址加１；寫操作前，ＨＰＩＡ寄存器地址加１。因此，如果對給定地址使用自增模式下寫操作時，ＨＰＩＡ寄存器應(yīng)初始化為起始地址減１。地址自增會影響ＨＰＩＡ的１６位，在使用擴(kuò)展片內(nèi)ＲＡＭ（Ｃ５４１０除外）時，地址自增也影響擴(kuò)展地址。如果ＨＰＩＡ＝ＦＦＦＦｈ，那么下次讀／寫時將ＨＰＩ地址改變?yōu)椋埃保埃埃埃埃?。由于Ｃ５４１０的地址自增不會影響擴(kuò)展ＨＰＩ尋址，因此在上面的操作中，如果使用Ｃ５４１０，將使Ｃ５４１０地址改變?yōu)椋埃埃埃埃埃啊?P>ＨＰＩ口的應(yīng)用極大地方便了ＰＣ／１０４總線與ＤＳＰ系統(tǒng)的數(shù)據(jù)交換，使在線修改ＤＳＰ存儲器的數(shù)據(jù)成為可能。該方案靈活、簡單，適用于任何含有ＨＰＩ接口的ＤＳＰ應(yīng)用系統(tǒng)，從而為開發(fā)人員提供了一種全新的數(shù)據(jù)共享／傳輸方案。