微機保護控制接口的CPLD抗干擾設計
加入技術交流群
狀態(tài)機的設計可采用單進程，雙進程，3進程等進行編寫，根據微機保護控制接口的應用特點宜采用雙進程來描述狀態(tài)機，即一個時序進程和一個組合進程。時序進程負責舊次態(tài)到新現(xiàn)態(tài)的轉換，以及異步復位。組合進程完成根據現(xiàn)態(tài)決定狀態(tài)機輸出的變化，根據狀態(tài)輸入來決定新的次態(tài)。雙進程狀態(tài)機的邏輯框圖如圖3所示。
圖3 雙進程狀態(tài)機邏輯圖
狀態(tài)機的行為及代碼是一種流程控制代碼，很容易用VHDL語言中的CASE語句和IF語句加以實現(xiàn)。時序進程與組合進程之間利用現(xiàn)態(tài)信號和次態(tài)信號進行同步通信。
狀態(tài)機仿真波形
利用Altera公司的EDA工具軟件MAX+plus對用VHDL語言設計的狀態(tài)機進行時序仿真，仿真波形如圖4所示。
圖4 狀態(tài)機仿真波形
CPLD狀態(tài)機抗干擾控制原理分析
基于CPU的微機系統(tǒng)是按指令周期順序執(zhí)行機器指令的，一旦受干擾程序出軌，則CPU不按事先編好的流程執(zhí)行程序，出現(xiàn)死機，通常的對策是設置看門狗使CPU硬件復位，使CPU重新運行正常程序，但是從CPU死機到看門狗復位一般要經歷幾毫秒到1～2s，這段失控時間，繼電保護控制出口的狀態(tài)是不可預測的，足以對繼電保護系統(tǒng)構成危害，嚴重情況就是發(fā)生誤動。而基于CPLD的狀態(tài)機系統(tǒng)，狀態(tài)變換周期只有一個時鐘周期，若時鐘頻率為5MHz，時鐘周期為012Ls。若狀態(tài)機受干擾進入非法狀態(tài)再轉入合法狀態(tài)，只需2個時鐘周期，即幾百納秒，不足以對狀態(tài)機系統(tǒng)運行造成危害?？梢?，用CPLD狀態(tài)機控制微機繼電保護的控制接口，就能實現(xiàn)無干擾控制，獲得繼電保護系統(tǒng)的高可靠性控制。
就DSP芯片與CPLD芯片的可靠性比較而言，DSP的外圍接口繁多，輸入信號有模擬和數字，電壓有模擬電壓和數字電壓，CPLD只有數字接口，電壓單一，受外界干擾損壞的可能性比DSP小的多。另外，CPLD狀態(tài)機含有多個進程，就相當于包含有并行運算的“多CPU”功能，對不合格的輸入，裁決狀態(tài)機輸出0。因此，筆者認為，雙CPU控制硬件冗余設計遠不如CPLD狀態(tài)機的控制接口可靠性高。
結論
用Altera公司的MAX7000系列的EMp7128SLC84-15實現(xiàn)繼電保護控制接口，與TMS320F240DSP芯片總線直接相連，DSP執(zhí)行合閘或分閘多重命令時，不需要插入等待周期，只需要連續(xù)執(zhí)行3條合閘或分閘指令，CPLD狀態(tài)機就能立即決定是否允許總執(zhí)行命令通過。試驗表明： 用CPLD實現(xiàn)的繼電保護控制接口具有速度快，占用硬件體積小，接口簡單，可靠性高等特點。
該接口應用到基于TMS320F240的高壓開關柜數字綜合保護裝置中，隨KJ118型礦用變電所遠程監(jiān)控系統(tǒng)于2003年10月在徐州礦務局旗山煤礦井下采區(qū)變電所投運，進行工業(yè)性試驗，正常運行至今已超過半年以上。采區(qū)變電所現(xiàn)場高爆開關就地人工分合閘操作、地面主機遙控命令分合閘以及故障保護跳閘試驗表明，從未發(fā)生因高壓開關分合閘操作等強電磁干擾引起CPU程序出軌而誤動，表現(xiàn)出非常高的可靠性。
文中用全新的CPLD狀態(tài)機方法研究微機保護系統(tǒng)的控制可靠性問題，對于瞬變干擾信號有很強的濾波性。雖然從防范微機保護系統(tǒng)程序出軌采用一些軟件措施有一定效果，但是并不能真正解決程序出軌期間控制口的失控問題，而文中提出的CPLD狀態(tài)機控制接口真正解決了這一問題，可以推廣到各種微機控制系統(tǒng)的抗干擾控制接口設計中去。
評論