延長(zhǎng)ADC使用壽命的節(jié)能技術(shù)

在便攜式傳感器、4至20mA控制回路或具有模數(shù)轉(zhuǎn)換器(ADC)的其他系統(tǒng)設(shè)計(jì)中，功耗越低，意味著電池續(xù)航時(shí)間越長(zhǎng)，控制系統(tǒng)功能越強(qiáng)。在選擇滿足應(yīng)用的功率預(yù)算的ADC時(shí)，可使用多種技術(shù)和折衷方案。

降低功耗最明顯的方法是采用電源電壓較低的ADC。如今的ADC可以采用3、2.5甚至1.8V的模擬和數(shù)字電源供電，5至3V的電壓降可以實(shí)現(xiàn)40%的即時(shí)省電。

降低數(shù)字電源電壓會(huì)引起兩個(gè)不利因素：ADC上需要一個(gè)獨(dú)立的數(shù)字電源引腳，并且數(shù)字輸出端可能出現(xiàn)較低的驅(qū)動(dòng)電流。通過(guò)降低模塊電源電壓來(lái)降低功耗時(shí)，主要問(wèn)題是信噪比(SNR)較低。不過(guò)現(xiàn)在的低噪聲處理技術(shù)和設(shè)計(jì)技巧可以確?，F(xiàn)在的低壓ADC的SNR與模擬電源電壓較高的大功率ADC相同。

要對(duì)電源進(jìn)行優(yōu)化，除了模擬電源電壓之外，研究模擬前端的其它部分也非常重要。傳統(tǒng)的傳感器和模擬輸入前端需要0至5V甚至10V的輸入范圍，以便實(shí)現(xiàn)最高的動(dòng)態(tài)性能或者直接連接至傳感器。過(guò)去，降低電源電壓會(huì)減小ADC的動(dòng)態(tài)范圍。假定傳感器輸出保持在5或10V的水平不變，那么信號(hào)必須進(jìn)行衰減才能與ADC的輸入范圍匹配。

在傳感器與地之間增加一個(gè)電阻分壓器就能方便地實(shí)現(xiàn)這種信號(hào)衰減。大電阻值可用來(lái)限制功耗(圖1a)。不過(guò)，ADC一般需要較低的源阻抗，而這個(gè)采用電阻衰減器的方法需要實(shí)現(xiàn)低功耗，這兩種需求是相互沖突的。

圖1：用于測(cè)量高電壓信號(hào)的電阻衰減器可以提供一種限制輸入信號(hào)的簡(jiǎn)單方法，以使ADC的輸入范圍與較低的電源電壓相匹配(a)。但是這會(huì)導(dǎo)致源阻抗增加，從而需要進(jìn)行(b)和(c)中的修改。

另一個(gè)方案是增加電源與ADC輸入端之間的電阻值，以及減小ADC輸入端與地之間的電阻值(圖1b)。這樣的更改可以將ADC的有效阻抗從50 kΩ降低到9.5 kΩ，但同時(shí)也會(huì)減小ADC的輸入范圍。假定采用10V的電源，0至5V的輸入范圍會(huì)縮小至0至0.5V。

在圖1a和1b中，在電阻分壓器與ADC輸入端之間增加一個(gè)接地的旁路電容器可以將源阻抗與ADC輸入端的阻抗隔離。這樣的旁路電容可在ADC信號(hào)采集階段迅速將電荷傳輸?shù)讲蓸与娙萜髦?。遺憾的是，此旁路電容器也限制了輸入信號(hào)的帶寬。

因此，第三個(gè)方案是在電阻分壓器與ADC之間增加一個(gè)緩沖放大器(圖1c) 。當(dāng)然，緩沖器和其它放大器/濾波器信號(hào)調(diào)理級(jí)會(huì)增加功耗。

相反，如果傳感器輸出較小的話，減小模擬電源電壓和輸入范圍就不存在什么問(wèn)題。傳感器系統(tǒng)中常用的惠斯登電阻電橋(Wheatstone-bridge)網(wǎng)絡(luò)就是這樣一個(gè)例子。每加1V的傳感器激勵(lì)電壓時(shí)，它即可提供2mV的滿量程輸出擺幅(典型值)。

在該裝置中，ADC測(cè)量的傳感器輸出滿量程范圍僅為5至10mV。此外，與高分辨率、低噪聲基底和出色的總動(dòng)態(tài)范圍等其它參數(shù)相比，ADC所減小的輸入范圍的影響不大。

突發(fā)模式處理

對(duì)功耗要求較高的ADC設(shè)計(jì)的另一個(gè)技巧是“突發(fā)模式處理”。ADC先上電進(jìn)行轉(zhuǎn)換快速突發(fā)，然后掉電進(jìn)入低功耗休眠模式。

這種工作模式非常適合具有快速微控制器或FPGA以及每秒至少能夠產(chǎn)生數(shù)千安培電流的ADC的應(yīng)用。掉電時(shí)，ADC電源的電流可以降到幾微安或更低。這樣，平均功耗就會(huì)顯著低于ADC最快采樣率時(shí)的功耗。

突發(fā)模式處理充分利用了ADC能夠以低于其最高采樣率的有效速率循環(huán)開(kāi)關(guān)的能力。幾乎所有的ADC數(shù)據(jù)手冊(cè)都會(huì)規(guī)定最高采樣率(也稱為輸出速率或吞吐率)下的功耗。

三個(gè)類似的集成多工器的ADC可以在1ms的時(shí)間內(nèi)測(cè)量16個(gè)模擬輸入，有效采樣率均為1ksample/s(圖2) 。在最高采樣率下，ADC #1在3Msamples/s的采樣率下消耗的功率為8.3mW，ADC #2在1Msamples/s的采樣率下消耗的功率為6.0mW，ADC #3在300ksamples/s的采樣率下消耗的功率為4.7mW。

圖2：三個(gè)SAR ADC可以在1ms的時(shí)間內(nèi)測(cè)量16個(gè)模擬輸入。

只看數(shù)據(jù)手冊(cè)首頁(yè)時(shí)，功耗最差的似乎是3Msample/s ADC。但是進(jìn)一步研究其有功功率、關(guān)斷(或待機(jī))功率和有效的采樣率之后，很明顯，選擇采樣率較高的ADC實(shí)際上更為合適。